KR970055520A - 신호 지연회로 - Google Patents
신호 지연회로 Download PDFInfo
- Publication number
- KR970055520A KR970055520A KR1019950069516A KR19950069516A KR970055520A KR 970055520 A KR970055520 A KR 970055520A KR 1019950069516 A KR1019950069516 A KR 1019950069516A KR 19950069516 A KR19950069516 A KR 19950069516A KR 970055520 A KR970055520 A KR 970055520A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- fet
- terminal
- nmos
- input signal
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
본 발명은 신호 지연회로에 관한 것이다.
종래의 인버터에 의한 신호 지연회로는 하나의 인버터의 회로설계 폭이 약 15㎛정도이고, 50ns 이상의 비동기적 지연이 필요한 경우 20개 이상의 인버터를 사용해야 하는데 이때 회로설계 폭은 전체가 300㎛정도로 회로설계시 많은 면적이 필요하게 되어 결국 신호지연 시간이 길어질수록 더 많은 회로설계 면적이 필요하게 되는 문제점이 있었다.
따라서 본 발명은 상기한 종래 기술의 문제점을 개선코자 하여 집적도가 뛰어난 C-MOS FET를 연결 구성함으로서, 입력된 신호가 게이트에 인가되어 소스에 인가된 전압을 도통 및 차단함에 따라 출력신호가 상승 또는 하강하는데 이때 걸리는 시간을 사용자가 원하는 만큼 입력신호를 지연출력하므로써, 지연회로 설계시 적은 면적으로도 충분히 입력신호를 지연 출력하도록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 기술에 따른 신호 지연회로의 구성도.
Claims (4)
- 입력된 신호를 제1PMOS FET와 제1NMOS FET의 각 게이트 단자에 입력하여 제1PMOS FET의 소스단자에 입력되는 공급전원을 도통 또는 차단함에 따라 입력신호의 위상이 반전된 신호를 출력하는 입력신호를 반전수단, 상기 입력신호 반전수단으로부터 출력된 신호를 입력신호의 제어에 따라 지연하는 반전신호 지연수단과, 상기 반전신호 지연수단을 통과한 상승 입력신호의 반전신호를 지연함과 아울러 위상을 반전하여 출력하는 상승신호 지연수단과, 상기 반전신호 지연수단을 통과한 하강 입력신호의 반전신호를 지연함과 아울러 반전하여 출력하는 하강신호 지연수단으로 구성하여 된 것을 특징으로 한 신호 지연회로.
- 제1항에 있어서, 상기 반전신호 지연수단은 상기 입력신호를 제2PMOS FET와 제2NMOS FET의 각 게이트 단자에 연결하고 상기 제1PMOS FET와 제1NMOS FET의 공통 드레인 단자에 상기 제2PMOS FET와 제2NMOS FET의 공통 소스 단자를 연결 구성함을 특징으로 한 신호 지연회로.
- 제2항에 있어서, 상기 상승신호 지연수단은 상기 제2PMOS FET와 제2NMOS FET의 공통 드레인 단자와 제3, 제4PMOS FET의 게이트 단자에 연결하고 상기 제3, 제4PMOS FET의 각 드레인, 소스 단자를 연결함과 아울러 제5PMOS FET의 소스 단자를 연결하고 제5PMOS FET의 드레인 단자는 접지 연결하고 상기 제3PMOS FET의 소스 단자에 공급전원 단자를 연결 구성함을 특징으로 한 신호 지연회로.
- 제3항에 있어서, 상기 하강신호 지연수단은 상기 제2NMOS FET의 공통 드레인 단자와 제3, 제4NMOS FET의 게이트 단자에 연결하고 상기 제4PMOS FET와 제3NMOS FET의 공통 드레인 단자에 출력단을 접속하고, 상기 제3NMOS FET의 소스 단자에 제4NMOS FET의 드레인 단자와 제5NMOS FET의 드레인 단자를 연결하고 제4NMOS FET의 소스 단자는 접지하고 제5NMOS FET의 소스 단자에 공급전원단과 연결함을 특징으로 한 신호 지연회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069516A KR970055520A (ko) | 1995-12-30 | 1995-12-30 | 신호 지연회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069516A KR970055520A (ko) | 1995-12-30 | 1995-12-30 | 신호 지연회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970055520A true KR970055520A (ko) | 1997-07-31 |
Family
ID=66638706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069516A KR970055520A (ko) | 1995-12-30 | 1995-12-30 | 신호 지연회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970055520A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100484243B1 (ko) * | 2000-10-05 | 2005-04-20 | 진금수 | 히트 펌프 시스템 |
-
1995
- 1995-12-30 KR KR1019950069516A patent/KR970055520A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100484243B1 (ko) * | 2000-10-05 | 2005-04-20 | 진금수 | 히트 펌프 시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930003556A (ko) | 점진적 턴-온 특성의 cmos 구동기 | |
| KR930003555A (ko) | 프로그램 가능한 출력 구동회로 | |
| KR900002552A (ko) | 출력회로 | |
| KR910002127A (ko) | 전원절환회로 | |
| KR940008262A (ko) | 시모스(cmos)입력단 | |
| KR100407842B1 (ko) | 펄스정형기회로 | |
| KR960009408A (ko) | 노이즈 감소 출력 버퍼 | |
| KR940010532A (ko) | 인터페이스회로 | |
| KR970055520A (ko) | 신호 지연회로 | |
| KR960019978A (ko) | 펄스 발생기 | |
| KR910021035A (ko) | 출력회로 | |
| KR910015113A (ko) | BiCMOS 풀 스윙 구동회로 | |
| KR910016008A (ko) | 메모리 소자의 저소비 전력 리던던시(Redundancy) 회로 | |
| KR970013725A (ko) | 시간지연을 이용한 글리치(glitch)제거회로 | |
| KR960027318A (ko) | 어드레스 천이 검출의 합회로 | |
| KR970024600A (ko) | 레벨시프트회로 | |
| KR100255657B1 (ko) | 저전력 고전압 인버터 | |
| KR0117109Y1 (ko) | 글리치 제거회로 | |
| KR960019990A (ko) | 저잡음 고속 출력버퍼 | |
| KR900000901A (ko) | 모스 메모리용 어드레스 변화 검출회로 | |
| KR980012897A (ko) | 전원 온 리셋 회로(por) | |
| KR970701450A (ko) | 광범위의 전원에서 동작하는데 적합한 저전압 바이씨모스 디지탈 지연 체인(Low-voltage BiCMOS digital delay chain suitable for operation over a wide power supply range) | |
| KR970055457A (ko) | 멀티플렉서와 래치 결합회로 | |
| KR970055493A (ko) | 저 소비전류 버퍼링용 인버터회로 | |
| KR970055505A (ko) | 고속 출력 래치 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |