KR970055402A - 지연 계산 회로 - Google Patents

지연 계산 회로 Download PDF

Info

Publication number
KR970055402A
KR970055402A KR1019950051937A KR19950051937A KR970055402A KR 970055402 A KR970055402 A KR 970055402A KR 1019950051937 A KR1019950051937 A KR 1019950051937A KR 19950051937 A KR19950051937 A KR 19950051937A KR 970055402 A KR970055402 A KR 970055402A
Authority
KR
South Korea
Prior art keywords
delay
signal
receiving
phase
output
Prior art date
Application number
KR1019950051937A
Other languages
English (en)
Other versions
KR0172757B1 (ko
Inventor
이성식
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950051937A priority Critical patent/KR0172757B1/ko
Publication of KR970055402A publication Critical patent/KR970055402A/ko
Application granted granted Critical
Publication of KR0172757B1 publication Critical patent/KR0172757B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명은 지연계산회로에 관한 것으로, 고정된 주기를 가지는 응답 클럭신호의 동작에 의해 공급되는 입력 신호를 받아 지연시키는 다수의 지연셀; 상기 다수의 지연셀을 통해 각각의 출력신호를 각각 다수의 입력단으로 입력하는 스위칭수단; 상기 응답 클럭신호를 입력받아 상기 스위칭 수단의 본래의 지연신호와 똑같이 지연값을 공급하는 지연수단; 상기 스위칭 수단 및 상기 지연수단으로부터의 출력신호를 입력하여 두개의 위상을 비교하여 출력하는 위상 비교수단; 상기 응답 클럭신호를 입력받고 상기 위상 비교수단으로부터의 위상 비교값이 매치되지 않으면 카운터 유효값을 증가시켜 상기 위상 비교수단의 두 입력이 위상에 매치될때까지 계속하여 상기 스위칭 수단으로 출력하는 카운트수단; 상기 카운트 수단으로부터의 출력신호를 입력받고 상기 위상 비교수단으로부터의 위상 비교 신호를 입력 제어신호로 하여 현재의 유효값을 저장하는 저장수단을 구비하는 것을 특징으로 한다.

Description

지연 계산 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 지연 계산회로의 구성도.

Claims (1)

  1. 고정된 주기를 가지는 응답 클럭신호의 동작에 의해 공급되는 입력신호를 받아 지연시키는 다수의 지연셀; 상기 다수의 지연셀을 통해 각각의 출력신호를 각각 다수의 입력단으로 입력하는 스위칭수단; 상기 응답 클럭신호를 입력받아 상기 스위칭 수단의 본래의 지연신호와 똑같이 지연값을 공급사는 지연수단; 상기 스위칭 수단 및 상기 지연수단으로부터의 출력신호를 입력하여 두개의 위상을 비교하여 출력하는 위상 비교수단; 상기 응답 클럭신호를 입력받고 상기 위상 비교수단으로부터의 위상 비교값이 매치되지 않으면 카운터 유효값을 증가시켜 상기 위상 비교수단의 두 입력이 위상에 매치될때가지 계속하여 상기 스위칭 수단으로 출력하는 카운트 수단; 및 상기 카운트 수단으로부터의 출력신호를 입력받고 상기 위상 비교수단으로부터의 위상 비교 신호를 입력 제어신호로 하여 현재의 유효값을 저장하는 저장수단을 구비하는 것을 특징으로 하는 지연계산회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950051937A 1995-12-19 1995-12-19 지연 계산 회로 KR0172757B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950051937A KR0172757B1 (ko) 1995-12-19 1995-12-19 지연 계산 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950051937A KR0172757B1 (ko) 1995-12-19 1995-12-19 지연 계산 회로

Publications (2)

Publication Number Publication Date
KR970055402A true KR970055402A (ko) 1997-07-31
KR0172757B1 KR0172757B1 (ko) 1999-03-30

Family

ID=19441369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051937A KR0172757B1 (ko) 1995-12-19 1995-12-19 지연 계산 회로

Country Status (1)

Country Link
KR (1) KR0172757B1 (ko)

Also Published As

Publication number Publication date
KR0172757B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR970051253A (ko) 동기 지연라인을 이용한 디지탈 지연 동기 루프 회로
KR960026876A (ko) 다이나믹 메모리장치
KR920003135A (ko) 전압 증배기
KR970024436A (ko) 듀얼 배터리 충전 장치
KR880005746A (ko) 반도체집적회로
KR890013551A (ko) 회로 동기화 시스템
KR950001777A (ko) 반도체 기억 장치
KR940027318A (ko) 단열의 동적 예비충전 부스터 회로
KR950024436A (ko) 클록회로
KR850003091A (ko) 발진기 회로
KR970003215A (ko) 반도체 메모리장치의 펄스발생회로
KR890006085A (ko) Pll 회로
KR970055402A (ko) 지연 계산 회로
KR930018849A (ko) 아날로그 키방식의 더블키 입력 검출회로
KR970053282A (ko) 반도체 장치의 동작 모드 설정 회로
KR970076821A (ko) 래치회로
KR960011614A (ko) 위상변조회로
KR910007281A (ko) 출력 제어 회로
KR960024804A (ko) 클록발생회로 및 마이크로컴퓨터
KR970024543A (ko) 매치필터회로
KR0147680B1 (ko) 클럭지연회로
SU1603367A1 (ru) Элемент сортировочной сети
JPH01208791A (ja) 半導体記憶回路
SU1415371A1 (ru) Устройство дл регулировани мощности трехсекционной нагрузки с последовательно включенными секци ми
KR960036046A (ko) Ic 디바이스용 온도 보정 회로 및 그 보정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee