SU1290332A1 - Устройство дл блокировки и перезапуска ЭВМ при сбо х питани - Google Patents

Устройство дл блокировки и перезапуска ЭВМ при сбо х питани Download PDF

Info

Publication number
SU1290332A1
SU1290332A1 SU853944394A SU3944394A SU1290332A1 SU 1290332 A1 SU1290332 A1 SU 1290332A1 SU 853944394 A SU853944394 A SU 853944394A SU 3944394 A SU3944394 A SU 3944394A SU 1290332 A1 SU1290332 A1 SU 1290332A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
pulse shaper
power
Prior art date
Application number
SU853944394A
Other languages
English (en)
Inventor
Александр Александрович Мецгер
Александр Юрьевич Дикий
Original Assignee
Донецкий Филиал Института "Гипроуглеавтоматизация"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Донецкий Филиал Института "Гипроуглеавтоматизация" filed Critical Донецкий Филиал Института "Гипроуглеавтоматизация"
Priority to SU853944394A priority Critical patent/SU1290332A1/ru
Application granted granted Critical
Publication of SU1290332A1 publication Critical patent/SU1290332A1/ru

Links

Landscapes

  • Amplifiers (AREA)

Abstract

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в цифровых вычислительных комплексах повьппенной надежности . Целью изобретени   вл етс  сокращение аппаратурных затрат. Цель достигаетс  тем, что в устройство , содержащее первый формирователь импульса, два усилител , триггер , коммутатор, основной и резервный источники питани , введены второй формирователь импульса, два элемента задержки и элемент ИЖ. 1 ил.

Description

Изобретение относитс  к вычислительной технике, может быть использовано в цифровых вычислительных комплексах повышенной надежности и предназначено дл  защиты информации,хран щейс  в оперативной пам ти ЭВМ,при включении и выключении питающего напр жени .
Целью изобретени   вл етс  сокращение аппаратурных затрат.
На чертеже представлена функциональна  схема устройства.
Устройство содержит первый 1 и второй 2 формирователи импульсов, первый 3 и второй 4 элементы задержки , основной 5 и резервный 6 источники питани , первый 7 и второй 8 усилители, переключатель 9, триггер
10и элемент ИЛИ 11. Формирователи 1 и 2 импульсов выполн ют однополупериодное выпр мление входного синусоидального сигнала , а также усиление его и формирование его пр моугольного импульса.
Устройство работает следующим образом .
При нормальном сетевом питающем напр жении на входы формирователей 1 и 2 поступает переменное напр жение малой амплитуды (снимаемое.например , с вторичной обмотки силового трансформатора). В этом режиме на выходах формирователей 1 и 2 формируютс  инверсные пр моугольные им- , длительностью равные полупериоду питающего синусоидального напр жени . На выходе элемента ИЛИ
11- посто нный сигнал, который чере элемент 4 задержки устанавливает триггер 10 и через усилитель 8 формирует сигнал, разрешающий работу блоков ЭВМ
Сигнал с выхода триггера 10 поступает на вход усилител  7, на выходе которого также формируетс  единичный потенциал. Отсутствие нулевых потенциалов на выходах усилителей 7 и 8 сигнализирует ЭВМ о нормальном напр жении сети.
При пропадании сетевого напр жени за счет инерционности блока основного источника 5 на его выходах еще некоторое врем  поддерживаетс  стабилизированное напр жение. В этот период на выходах формирователей 1 и 2 устанавливаетс  нулевой потенциал. Элемент 4 задержки с определенным запаздыванием формирует нулевой.сигнал на
5
0
5
0
выходе усилител  8. По вление на выходе усилител  8 нулевого потенциала вызывает прерывание работы ЭВМ по основной программе.
.Через врем , определ емое элементом 3 задержки, сигнал с выхода элемента 4 задержки сбрасывает триггер 10. На выходе усилител  7 формируетс  низкий потенциал, который вызывает общий сброс всех функциональных бло- кой ЭВМ, а также запрет работы блока пам ти ЭВМ. Благодар  этому содержимое указанного блока пам ти не подвержено искажени м, которые могли быть обусловлены по влением в магистрали случайных сигналов после снижени  напр жени  питани  на выходах основного источника 5 питани  за допустимые пределы.
Через некоторое врем  после включени  питающего напр жени  на выходе элемента 4 задержки устанавливаетс  единичный сигнал, соответствующий нормальному напр жению сети. Триггер 10 перебрасываетс  сигналом, поступающим с элемента 4 задержки. На выходах усилителей 7 и 8 устанавливаютс  также единичные сигналы, разблокиру  работу блоков ЭВМ.

Claims (1)

  1. Формула изобретени 
    Устройство дп  блокировки и перезапуска ЭВМ при сбо х питани ,.со35 держащее первый формирователь импульса , два усилител , выходы которых  в ( д ютс  выходами устройства дл  подключени  входа запрета обращени  к пам ти и входа прерывани  ЭВМ соот40 ветственно, триггер, выходом подклю ченный к входу первого усилител , и переключатель, первый вход которого соединен с выходом резервного источника питани , второй вход - с выхо45 дом основного источника питани  и входом питани  первого формировател  импульсов, выход переключател   вл етс  выходом устройства дл  подключени  входа питани  ЭВМ и соедй50 нен с входом питани  триггера, о тлич ающеес 
    тем, что,
    целью сокращени  аппаратурных затрат устройства, в него введены второй формирователь импульса, элемент ИЛИ 55 и два элемента задержки, причем вход сброса триггера через первый элемент задержки соединен с выходом второго элемента задержки, входом второго усилител  и установочным входом триг3
    гера, входы первого и второго формирователей импульса образуют вход устройства дл  подключени  выхода контролируемого напр жени  источника питани , а выходы соединены соответственно с первым и вторым входами эле- мента ИЛИ, вь;ходом подключенного к
    входу второго элемента задержки, входы питани  первого и второго усилителей , второго формировател  импульса , элемента ИЛИ и первого и второго
    элементов задержки соединены с зыходом основного источника питани .
SU853944394A 1985-08-13 1985-08-13 Устройство дл блокировки и перезапуска ЭВМ при сбо х питани SU1290332A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853944394A SU1290332A1 (ru) 1985-08-13 1985-08-13 Устройство дл блокировки и перезапуска ЭВМ при сбо х питани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853944394A SU1290332A1 (ru) 1985-08-13 1985-08-13 Устройство дл блокировки и перезапуска ЭВМ при сбо х питани

Publications (1)

Publication Number Publication Date
SU1290332A1 true SU1290332A1 (ru) 1987-02-15

Family

ID=21194294

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853944394A SU1290332A1 (ru) 1985-08-13 1985-08-13 Устройство дл блокировки и перезапуска ЭВМ при сбо х питани

Country Status (1)

Country Link
SU (1) SU1290332A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1129615, кл. G 06 F 11/22, 1983. Авторское свидетельство СССР 993267, кл. G 06 F 11/22, 1981. *

Similar Documents

Publication Publication Date Title
EP0158512A3 (en) Reset circuit
GB1102783A (en) Electrical signal phase comparator
KR880000880A (ko) 비 교 기
SU1290332A1 (ru) Устройство дл блокировки и перезапуска ЭВМ при сбо х питани
SU1175367A3 (ru) Блок питани дл доменной пам ти
KR960038608A (ko) 마이크로프로세서 오동작 방지회로
GB1125271A (en) Pulse generating system
US3046485A (en) Bi-stable switching circuit with pulse overlap discrimination
EP0091606B1 (en) Distance relay
JP2843070B2 (ja) 電圧検出装置
KR100331793B1 (ko) 펄스폭변조(pwm)신호발생장치
SU1182668A1 (ru) Делитель частоты следовани импульсов
GB865298A (en) Improvements in and relating to pulse generators
KR970071807A (ko) 주파수 검출회로
SU1464161A1 (ru) Устройство дл блокировки и перезапуска ЭВМ при сбо х питани
SU1608669A1 (ru) Резервированное устройство
JPS57138877A (en) Da/ac inverter
SU421008A1 (ru) Устройство для прерывания программ
KR930006135Y1 (ko) 펄스 발생회로
SU1322456A1 (ru) Импульсный ключ с запоминанием сигнала управлени
SU834877A1 (ru) Устройство дл обнаружени потерииМпульСОВ
SU1493996A1 (ru) Устройство дл вывода информации из ЭВМ
SU1264206A1 (ru) Устройство коммутации дл систем многоканального контрол и управлени
SU540264A1 (ru) Устройство дл синхронизации сигналов
SU1534437A1 (ru) Релейно-импульсный стабилизатор посто нного напр жени