SU1175367A3 - Блок питани дл доменной пам ти - Google Patents
Блок питани дл доменной пам ти Download PDFInfo
- Publication number
- SU1175367A3 SU1175367A3 SU802968562A SU2968562A SU1175367A3 SU 1175367 A3 SU1175367 A3 SU 1175367A3 SU 802968562 A SU802968562 A SU 802968562A SU 2968562 A SU2968562 A SU 2968562A SU 1175367 A3 SU1175367 A3 SU 1175367A3
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- power supply
- supply unit
- input
- source
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/085—Generating magnetic fields therefor, e.g. uniform magnetic field for magnetic domain stabilisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
- H02H3/247—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage having timing means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Control Of Electrical Variables (AREA)
Abstract
БЛОК ПИТАНИЯ ДЛЯ ДОМЕННОЙ ПАМЯТИ, содержащий два стабнлизированных источника посто нного тока и источник эталонного напр жени , отличающийс тем, что, с целью повьлпени надежности блока питани , он содержит элемент сравнени , два элемента задержки. элемент И, элемент НЕ и ключевой элемент, входы элемента сравнени подключены соответственно к выходу первого стабилизированного источника посто нного тока, который вл етс первым вькодом блока питани , и к выходу источника эталонного напр жени , выход элемента сравнени подключен к входам элементов задержки и первому входу элемента И, выход первого элемента задержки через элемент НЕ подключен к управл ющему входу ключевого элемента, подключенного к выходу второго стабилпзи i рованного источн1жа посто нного тока , который вл етс вторым выходом СЛ блока питани , и шине нулевого потенциала , выход второго элемента задержки подключен к второму входу элемента И, выход которого вл етс управл нщим выходом блока питани .
Description
Изобретение относитс к вычислительной технике и может быть использовано при разработке з апоминакмцих устройств на цилиндрических магнитных доменах (ЦМД). Цель изобретени - повышение надежности блока питани дл доменной пам ти. На фиг. 1 изображена блок-схема предлагаемого устройства; на фиг. 2 временна диаграмма возрастани и убьшани выходных сигналов. Блок питани дл доменной пам ти содержит два стабилиз1фованных источника 1 и 2 питани посто нного тока и источник 3 эталонного напр жени , элемент 4 сравнени , входы которого подключены к источникам 1 и 3, а выход через первый элемент 5 задержки подключен к входу элемента НЕ 6 и входу разрешени включени питани источника 2,а также через второй элемент 8 задержки к одному входу эл мента И 9. Выход элемента НЕ 6 подключен к управл ющему входу ключевого элемента 10, выполненного на тиристо ре. Входы стабилизированных источников 1-3 через выключатель 11 подключены к первичному источнику 12 питани . Блок питани дл доменной пам ти формирует на своих выходах три .выход ных сигнала: сигнал разрешени обращ ни к пам ти Me, который подаетс в блок управлени доменной пам тью, первый сигнал напр жени посто нного тока Е, поступаклций в доменную микр сборку и блок управлени доменной па м тью, и второй сигнал напр жени по то нного тока EJ ,поступающий накатуш ки возбуждени вращающегос магнитно пол . Дл обеспечени надежной работ доменной пам ти при аварийном отключ нии первичного источника питани ука занные выходные сигналы должны возрастать (при включении первичного источ ника питани ) и убьшать (при его отключении ) в определенных последовательност х (фиг. 2). 1 672 Предлагаемьй блок питани работает следующим образом. При включении выключател 11 напр жение переменного тока подаетс на входы источников 1 - 3. На выходе источника 1 формируетс сигнал Е. Поскольку сигнал на разрешакнцем входе 7 источника 2 равен нулю, выходной сигнал EJ в этот момент времени отсутствует . После того, как выходной сигнал EJ, станет больше эталонного напр жени V, сигнал на выходе элемента 4 сравнени принимает значение логической 1, и через некоторое врем t, определ емое элементом 5 задержки, подаетс на разрешающий вход 7 источника 2 и через элемент НЕ 6 на управл ющий вход тиристора 10, запира его. Напр жение Ej на выходе источника 2 возрастает за некоторое врем tj до своего номинального значени Vj. Наконец, на выходе элемента И 9 сигнал принимает значение логической 1 в течение интервала времени tj, определ емого элементом 8 задержки. Таким образом, осуществл етс формирование выходньк сигналов Е(,, Е j и Me в требуемой последовательности . При аварийном отключении первичного источника 12 питани сигналы Е и Ej начинают постепенно уменьшатьс . Как только сигнал Е, станет меньше эталонного напр жени V, элемент И 9 закрываетс и сигнал Me принимает зна (чение логического О. Далее через инГтервал времени t, отключаетс сигнал на разрешающем входе 7 источника 2 и включаетс тиристор 10, после чего сигнал Е( быстро убьшает до нул . Выходной сигнал Е продолжает постепенно уменьшатьс и через некоторый интервал времени t((t(0) становит-; с равным нижнему допустимому значению V, . Таким образом обеспечиваетс правильна последовательность отключени выходных сигналов.
Claims (1)
- БЛОК ПИТАНИЯ ДЛЯ ДОМЕННОЙ ПАМЯТИ, содержащий два стабилизированных источника постоянного тока и источник эталонного напряжения, отличающийся тем, что, с цепью повышения надежности блока питания, он содержит элемент сравнения, два элемента задержки, элемент И, элемент НЕ и ключевой элемент, входы элемента сравнения подключены соответственно к выходу первого стабилизированного источника постоянного тока, который является первым выходом блока питания, и к выходу источника эталонного напряжения, выход элемента сравнения подключен к входам элементов задержки и первому входу элемента И, выход первого элемента задержки через элемент НЕ подключен к управляющему входу ключевого элемента, подключенного к выходу второго стабилизи рованного источника постоянного тока, который является вторым выходом блока питания, и шине нулевого потенциала, выход второго элемента задержки подключен к второму входу элемента И, выход которого является управляющим выходом блока питания.м сл о1175367 2
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54091998A JPS5855591B2 (ja) | 1979-07-19 | 1979-07-19 | バブルメモリ・ユニット用電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1175367A3 true SU1175367A3 (ru) | 1985-08-23 |
Family
ID=14042084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802968562A SU1175367A3 (ru) | 1979-07-19 | 1980-07-18 | Блок питани дл доменной пам ти |
Country Status (5)
Country | Link |
---|---|
US (1) | US4327422A (ru) |
EP (1) | EP0023124B1 (ru) |
JP (1) | JPS5855591B2 (ru) |
DE (1) | DE3071363D1 (ru) |
SU (1) | SU1175367A3 (ru) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6031036B2 (ja) * | 1980-07-14 | 1985-07-19 | ファナック株式会社 | バブルメモリ・ユニツト用電源装置 |
JPS57208733A (en) * | 1981-06-18 | 1982-12-21 | Fujitsu Ltd | Preventing circuit for malfunction |
JPS585817A (ja) * | 1981-07-03 | 1983-01-13 | Fujitsu Ltd | 電源回路 |
JPS5974434U (ja) * | 1982-11-05 | 1984-05-21 | パイオニア株式会社 | マイクロコンピユ−タの電源供給回路 |
FR2548381B1 (fr) * | 1983-06-17 | 1985-11-15 | Telemecanique Electrique | Procede de mesure de l'autonomie d'une alimentation electrique a decoupage et dispositif pour sa mise en oeuvre |
JPS61198489A (ja) * | 1985-02-28 | 1986-09-02 | Fujitsu Ltd | バブルカセツト装置 |
JP2000215112A (ja) * | 1998-11-20 | 2000-08-04 | Sony Computer Entertainment Inc | 電子機器及び低電圧検出方法 |
FI20086240A (fi) | 2008-12-23 | 2010-06-24 | Palodex Group Oy | Kuvalevyn lukijalaitteen puhdistusjärjestelmä |
FI20086241L (fi) * | 2008-12-23 | 2010-06-24 | Palodex Group Oy | Kuvalevyn lukijalaite |
US20100331733A1 (en) * | 2009-06-30 | 2010-12-30 | Orthosensor | Sensing device and method for an orthopedic joint |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1032081A (en) * | 1961-09-13 | 1966-06-08 | English Electric Co Ltd | Electric supply and control means for an electric digital computer |
US3560861A (en) * | 1969-01-16 | 1971-02-02 | Motorola Inc | Electronic sensing system for selectively energizing and de-energizing apparatus |
US3980935A (en) * | 1974-12-16 | 1976-09-14 | Worst Bernard I | Volatile memory support system |
-
1979
- 1979-07-19 JP JP54091998A patent/JPS5855591B2/ja not_active Expired
-
1980
- 1980-07-16 EP EP80302387A patent/EP0023124B1/en not_active Expired
- 1980-07-16 DE DE8080302387T patent/DE3071363D1/de not_active Expired
- 1980-07-17 US US06/169,791 patent/US4327422A/en not_active Expired - Lifetime
- 1980-07-18 SU SU802968562A patent/SU1175367A3/ru active
Non-Patent Citations (1)
Title |
---|
Патент US Р 4017604, кл. 340-174, опублик. 1977. Патент US 1 4027300,кл;340-174, опублик. 1977. * |
Also Published As
Publication number | Publication date |
---|---|
JPS5616988A (en) | 1981-02-18 |
US4327422A (en) | 1982-04-27 |
EP0023124A2 (en) | 1981-01-28 |
DE3071363D1 (en) | 1986-03-06 |
EP0023124A3 (en) | 1981-03-25 |
JPS5855591B2 (ja) | 1983-12-10 |
EP0023124B1 (en) | 1986-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1175367A3 (ru) | Блок питани дл доменной пам ти | |
KR970029752A (ko) | 반도체 메모리장치의 내부승압전원 발생회로 | |
US5153855A (en) | Semiconductor nonvolatile memory device integrated with booster | |
KR850001566A (ko) | 마이크로 컴퓨터 | |
KR880700515A (ko) | 모터 제어 회로 보호 장치 및 방법 | |
KR910019050A (ko) | 반도체 기억장치 | |
KR970029097A (ko) | 인터럽트 발생회로 | |
KR850006902A (ko) | 전압레벨 검출회로 | |
US3983420A (en) | Signal generator circuit | |
KR840003159A (ko) | 인버어터 제어회로 | |
KR20020031843A (ko) | 파워업 회로 | |
KR940012823A (ko) | 클록신호 생성회로 | |
KR930024018A (ko) | 반도체 장치 | |
JPS5750032A (en) | Integrated circuit | |
KR100307514B1 (ko) | 차지펌프회로 | |
KR970049299A (ko) | 전원공급장치의 동작 제어회로 | |
KR920009033A (ko) | 제어 전압이 증가함에 따라 출력이 감소하는 구분(區分)적 전류원 | |
SU1282307A1 (ru) | Усилитель мощности | |
SU1072207A1 (ru) | Преобразователь посто нного напр жени | |
SU1042126A1 (ru) | Стабилизированный преобразователь посто нного напр жени с защитой | |
SU849467A1 (ru) | Устройство согласовани высоковольтнойКОММуТАциОННОй цЕпи C иНТЕгРАльНОйМиКРОСХЕМОй | |
SU1290332A1 (ru) | Устройство дл блокировки и перезапуска ЭВМ при сбо х питани | |
JP3098480B2 (ja) | 電源回路 | |
KR930007005B1 (ko) | 마이콤의 리세트 회로 | |
SU815915A1 (ru) | Элемент выдержки времени |