SU849467A1 - Устройство согласовани высоковольтнойКОММуТАциОННОй цЕпи C иНТЕгРАльНОйМиКРОСХЕМОй - Google Patents

Устройство согласовани высоковольтнойКОММуТАциОННОй цЕпи C иНТЕгРАльНОйМиКРОСХЕМОй Download PDF

Info

Publication number
SU849467A1
SU849467A1 SU792790152A SU2790152A SU849467A1 SU 849467 A1 SU849467 A1 SU 849467A1 SU 792790152 A SU792790152 A SU 792790152A SU 2790152 A SU2790152 A SU 2790152A SU 849467 A1 SU849467 A1 SU 849467A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
generator
input
voltage
voltage switching
Prior art date
Application number
SU792790152A
Other languages
English (en)
Inventor
Юрий Оскарович Абугов
Константин Иванович Диденко
Геннадий Иванович Загарий
Николай Васильевич Харченко
Original Assignee
Специальное Конструкторское Бюро Системэнергетического Управления
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Конструкторское Бюро Системэнергетического Управления filed Critical Специальное Конструкторское Бюро Системэнергетического Управления
Priority to SU792790152A priority Critical patent/SU849467A1/ru
Application granted granted Critical
Publication of SU849467A1 publication Critical patent/SU849467A1/ru

Links

Landscapes

  • Electronic Switches (AREA)

Description

(54) УСТРОЙСТВО СОГЛАСОВАНИЯ ВЫСОКОВОЛЬТНОЙ КОММУТАЦИОННОЙ ЦЕПИ С ИНТЕГРАЛЬНОЙ МИКРОСХЕМОЙ
1
Изобретение относитс  к импульсной технике и может быть использовано в устройствах , выполненных на базе интегральных микросхем, дл  согласовани  входного сигнала, .ставленного низким или высоким уровн ми напр жени  промышленной сети переменного или посто нного тока, до уровн  сигнала, необходимого дл  управлени  интегральными микросхемами.
Известно согласующее звено, включаемое между высоковольтной коммутационной сетью и интегральной схемой, содержащее, устройство с двум  устойчивыми состо ни ми и делитель напр жени  1.
Недостатком этого звена  вл етс  малый диапазон применени .
Наиболее близким к предлагаемому  вл етс  устройство разв зки входных цепей переменного тока, содержащее выпр митель и элемент гальванической разв зкиС З.
Недостатками устройства  вл ютс  большое потребление по входной цепи, узкий рабочий диапазон входного напр жени  и низкое быстродействие.
Цель изобретени  - уменьшение потребл емой мощности входной цепью, расширение рабочего диапазона входного сигнала и повышение быстродействи  устройства.
Поставленна  цель достигаетс  тем, что в устройство согласовани  высоковольтной коммутационной цепи с интегральной микросхемой, содержащее выпр митель-ограничитель и элемент гальванической разв зки , введены первый генератор импульсов , например, на однопереходном транзисторе , транзисторный ключ, первый и второй RS-триггеры, первый и второй элементы
10 И-НЕ, элемент задержки и второй генератор импульсов, шины питани  первого генератора импульсов через вьшр митель-ограничитель подключены к входу устройства, а выход -- к входу элемента гальванической разв зки, вход транзисторного ключа
5 подключен к выходу элемента гальванической разв зки, выход второго генератора импульсов подключен непосредственно к первым входам элементов И-НЕ и через элемент задержки - к нулевому установочному входу первого RS-триггера, единичный
20 установочный вход которого подключен к выходу транзисторного ключа, а пр мой и инверсный выходы - к вторым входам первого и второго элементов И-НЕ соответственно , выходы которых подключены к единичному и нулевому установочным входам второго RS-триггера соответственно, пр мой выход которого  вл етс  выходом устройства .
На фиг. 1 приведена функциональна  схема устройства; на фиг. 2 - временные диаграммы в соответствующих точках схемы .
Устройство содержит выпр митель-ограничитель 1, первый генератор 2 импульсов, элемент 3 гальванической разв зки, тр|анзисторный ключ 4, первый RS-триггер 5, элементы 6, 7 И-НЕ, второй RS-триггер 8, второй гене})атор импульсов, элемент 10 задержки.
Напр жение на входе устройства, обозначено Ui (фиг. 2); напр жение на выходе первого генератора 2 импульсов с паузой длительностью Tj. и временемtj - отсутстви  колебаний в районе прохода входного сигнала через нуль - Uz; напр жение на выходе триггера 5 - LJy; напр жение на выходе триггера 8 (на выходе устройства - Ug; напр жение на выходе второго генератора 9 - напр жение на выходе элемента 10 задержки - U(o; величина задержки импульсов элементом 10 обозначенаТю-ц
Устройство работает следующим образом .
При входном сигнале, соответствующем уровню логического «О, первый импульс генератора 9 через элемент 10 задержки устанавливает RS-триггер 5 в нулевое состо ние , которое через элемент 7 И-НЕ, следующим импульсом переписываетс  в RSтриггер 8 и на выходе устройства по вл етс  сигнал, соответствующий логическому «О,
При наличии входного сигнала U генератор 2 формирует серию импульсов Uz, усиливаемых ключом 4, которые имеют разрывы в моменты времени, когда входное напр жение меньше порога возбуждени  генератора 2. При этом длительность разрывовТ гг . определ етс  уровнем логического «О, который характеризирует статическую помехоустойчивость устройства.
Дл  надежной работы устройства необходимо , чтобы в промежутки времениТ,., или fi-i между очередным и последующим импульсами, формируемых генератором 2, генератор 9 формировал бы не более одного импульса Оэ. Пocкoлькyr,.-., aTi-.( 1:,о;, , то условием нормальной работы .устройства  вл етс  выполнение неравенства , г-1При входном сигнале, соответствующем логической «1, входной сигнал через выпр митель-ограничитель 1 возбуждает генератор 2, импульсы которого через элемент 3 гальванической разв зки воздействуют на транзисторный ключ 4, и на его выходе по вл етс  сери  отрицательных импульсов, первым из которых RS-триггер 5 устанавливаетс  в единичное состо ние. Первым импульсом генератора 9 через элемент 6 И-НЕ единичный сигнал с выхода RS-триггера 5 поступает на единичный вход RS-триггера 8, и на его выходе и входе устройства по вл етс  сигнал, соответствующий логической единице, который присутствует до тех пор, пока не изменитс  уровень входного сигнала, так как после каждого сброса в нулевое состо ние задержанным импульсом генератора 9 RS-триггер 5 возвращаетс  в еиничное состо ние импульсом с выхода ключа 4 до по влени  очередного импульса на выходе генератора 9.
Применение предлагаемого устройства, в схемах автоматики позвол ет использовать в качестве входного сигнала напр жение промышленной сети, при этом рабочий диапазон входного сигнала дл  логической «1 соответствует 110-220 В, а дл  логического нул  - О-48В.

Claims (2)

1.За вка ФРГ № 2648975,
кл. Н 03 К 5/00, С 05 В 19/02, 1977.
2.Боэн В. Разработка помехоустойчивых логических схем. Перевод с английского № Ц-20921, рубрикатор РЖ01Б2, М., 1974.
SU792790152A 1979-07-13 1979-07-13 Устройство согласовани высоковольтнойКОММуТАциОННОй цЕпи C иНТЕгРАльНОйМиКРОСХЕМОй SU849467A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792790152A SU849467A1 (ru) 1979-07-13 1979-07-13 Устройство согласовани высоковольтнойКОММуТАциОННОй цЕпи C иНТЕгРАльНОйМиКРОСХЕМОй

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792790152A SU849467A1 (ru) 1979-07-13 1979-07-13 Устройство согласовани высоковольтнойКОММуТАциОННОй цЕпи C иНТЕгРАльНОйМиКРОСХЕМОй

Publications (1)

Publication Number Publication Date
SU849467A1 true SU849467A1 (ru) 1981-07-23

Family

ID=20837993

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792790152A SU849467A1 (ru) 1979-07-13 1979-07-13 Устройство согласовани высоковольтнойКОММуТАциОННОй цЕпи C иНТЕгРАльНОйМиКРОСХЕМОй

Country Status (1)

Country Link
SU (1) SU849467A1 (ru)

Similar Documents

Publication Publication Date Title
US4716322A (en) Power-up control circuit including a comparator, Schmitt trigger, and latch
US5204863A (en) Device for monitoring the operation of a microprocessor system, or the like
US5105099A (en) Level shift circuit with common mode rejection
JPS6470991A (en) Address change detection circuit
KR950035091A (ko) 반도체집적회로
JPH073751B2 (ja) 電流サージ制御集積回路
SU849467A1 (ru) Устройство согласовани высоковольтнойКОММуТАциОННОй цЕпи C иНТЕгРАльНОйМиКРОСХЕМОй
US5894240A (en) Reset methods and apparatus for microcontrollers having bidirectional reset lines
KR960039328A (ko) 지연 시간 제어 회로
JPS61262827A (ja) 半導体集積回路装置
SU762150A1 (ru) Формирователь импульсов 1
SU968889A2 (ru) Одновибратор
JPS54155756A (en) Logic circuit with auto-clear circuit
SU1335919A1 (ru) Устройство дл контрол тока потреблени КМОП-микросхем
KR950001131Y1 (ko) 펄스에지 지연회로
SU1108607A1 (ru) Устройство дл управлени автономным инвертором
SU674203A1 (ru) Ждущий мультивибратор
RU1795491C (ru) Устройство дл тревожной сигнализации
JPS6429941A (en) Input circuit
SU1274087A1 (ru) Конвертор
SU748804A1 (ru) Мультивибратор
KR920001885B1 (ko) 링신호의 제로크로싱 디텍터
SU1644283A1 (ru) Устройство дл защиты автономного инвертора
JPS6439113A (en) Pulse generating circuit with pulse width varying function
JPS5534577A (en) Clock driver circuit