KR970054503A - 액정표시장치의(lcd)의 박막 트랜지스터 제조방법 - Google Patents

액정표시장치의(lcd)의 박막 트랜지스터 제조방법 Download PDF

Info

Publication number
KR970054503A
KR970054503A KR1019950054717A KR19950054717A KR970054503A KR 970054503 A KR970054503 A KR 970054503A KR 1019950054717 A KR1019950054717 A KR 1019950054717A KR 19950054717 A KR19950054717 A KR 19950054717A KR 970054503 A KR970054503 A KR 970054503A
Authority
KR
South Korea
Prior art keywords
substrate
amorphous silicon
pattern
thin film
film
Prior art date
Application number
KR1019950054717A
Other languages
English (en)
Other versions
KR0183784B1 (ko
Inventor
윤찬주
최시원
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950054717A priority Critical patent/KR0183784B1/ko
Publication of KR970054503A publication Critical patent/KR970054503A/ko
Application granted granted Critical
Publication of KR0183784B1 publication Critical patent/KR0183784B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

급속열처리 방법으로 다결정 실리콘 박막 트랜지스터를 제조하는 방법이 개시되었다. 본 발명은 액정표시장치(LCD)용 박막 트랜지스터의 제조방법에 있어서, 투명한 절연 기판 상에 보호막으로 덮혀진 비정질실리콘 박막 트랜지스터를 형성한 후에 상기 비정질 실리콘 박막 트랜지스터가 형성된 기판을 급속열처리하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 박막 트랜지스터 제조방법을 제공한다. 본 발명에 의하면 보호막이 형성된 비정질 실리콘 박막 트랜지스터를 제조한 후에 급속열처리를 실시함으로써 비정질 실리콘의 결정화 및 소오스/드레인 영역의 활성화를 동시에 행하여 급속열처리 공정 수를 줄여 기판의 손상을 방지할 수 있을 뿐만 아니라 이 경우에 수소를 포함하는 보호막을 사용함으로써 실리콘막의 수소화도 동시에 진행할 수 있다.

Description

액정표시장치의 박막 트랜지스터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 기술에 의한 액정표시장치의 박막 트랜지스터 제조방법을 설명하기 위한 단면도들이다.
제5도는 본 발명에 의한 액정표시장치의 박막 트랜지스터 제조방법을 설명하기 위한 단면도들이다.

Claims (7)

  1. 투명한 절연 기판 상에 소오스/드레인 불순물이 이온주입되고 보호막으로 덮혀진 비정질 실리콘 박막 트랜지스터를 형성한 후에 상기 비정질 실리콘 박막 트랜지스터가 형성된 기판을 1회의 급속열처리 공정으로 어닐링하여 활성화된 소오스/드레인 영역을 형성함과 동시에 다결정 실리콘 박막 트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 박막 트랜지스터 제조방법.
  2. 제1항에 있어서, 상기 비정질 실리콘 박막 트랜지스터는 투명한 절연 기판 상에 비정질 실리콘막을 형성하는 단계; 상기 비정질 실리콘막을 패터닝하여 상기 투명한 절연 기판의 소정 영역상에 비정질 실리콘막 패턴을 형성하는 단계; 상기 비정질 실리콘막 패턴이 형성된 기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막이 형성된 기판 전면에 제1 도전막을 증착한 후 상기 도전막을 패터닝하여 상기 비정질 실리콘 패턴 상에 형성된 게이트 절연막 상의소정 영역에 게이트 패턴을 형성하는 단계; 상기 게이트 패턴을 이온주입 마스크로하여 상기 비정질 실리콘막 패턴에 불순물을 주입함으로써 소오스/드레인 영역을 형성하는 단계; 상기 소오스/드레인 영역 형성된 기판 전면에 층간 절연막을 형성하는 단계; 상기 층간 절연막 및 게이트 절연막을 패터닝하여 상기 소오스/트레인 영역 및 게이트 패턴을 노출시키는 층간 절연막 패턴 및 게이트 절연막 패턴을 형성하는 단계; 상기 층간 절연막 패턴 및 게이트 절연막 패턴이 형성된 기판 전면에 제2 도전막을 형성한 후에 상기 제2 도전막을 패터닝함으로써 소오스/드레인 전극 및 게이트 전극을 형성하는 단계; 및 상기 소오스/드레인 전극 및 게이트 전극이 형성된 기판 전면에 보호막을 형성하는 단계에 의해 형성되는 것을 특징으로 하는 액정표시장치의 박막 트랜지스터 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 보호막은 Si3N4:H 인 것을 특징으로 하는 액정표시장치의 박막 트랜지스터 제조방법.
  4. 제2항에 있어서, 상기 게이트 패턴은 불투명한 도전막인 것을 특징으로 하는 액정표시장치의 박막 트랜지스터 제조방법.
  5. 제2항에 있어서, 상기 게이트 패턴은 투명한 도전막인 것을 특징으로 하는 액정표시장치의 박막 트랜지스터 제조방법.
  6. 제4항에 있어서, 상기 급속열처리는 상기 기판의 뒷면에서 열처리하는 것을 특징으로 하는 액정표시장치의 박막 트랜지스터 제조방법.
  7. 제5항에 있어서, 상기 급속열처리는 상기 기판의 앞면에서 열처리하는 것을 특징으로 하는 액정표시장치의 박막 트랜지스터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950054717A 1995-12-22 1995-12-22 액정표시장치의 박막 트랜지스터 제조방법 KR0183784B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950054717A KR0183784B1 (ko) 1995-12-22 1995-12-22 액정표시장치의 박막 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950054717A KR0183784B1 (ko) 1995-12-22 1995-12-22 액정표시장치의 박막 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR970054503A true KR970054503A (ko) 1997-07-31
KR0183784B1 KR0183784B1 (ko) 1999-03-20

Family

ID=19443270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950054717A KR0183784B1 (ko) 1995-12-22 1995-12-22 액정표시장치의 박막 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR0183784B1 (ko)

Also Published As

Publication number Publication date
KR0183784B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
JP3344072B2 (ja) 薄膜トランジスタの製造方法
KR100260063B1 (ko) 절연 게이트 박막 트랜지스터 제조 방법
US20010000154A1 (en) Thin film type monolithic semiconductor device
KR0156178B1 (ko) 액정표시 소자의 제조방법
KR940006285A (ko) 박막형 반도체 장치 및 그 제작방법
KR970018635A (ko) 다결정 실리콘층의 형성방법, 이 다결정 실리콘층을 포함하는 박막 트랜지스터, 그 제조방법 및 이 박막 트랜지스터를 포함하는 액정표시장치.
JP2623276B2 (ja) 薄膜半導体装置の製造方法
KR100193348B1 (ko) 액정표시장치의 박막트랜지스터 제조방법
JPH0680685B2 (ja) 薄膜トランジスタとその製造方法
JPH0691032B2 (ja) 半導体装置の製造方法
US6127210A (en) Manufacturing method of CMOS thin film semiconductor device and CMOS thin film semiconductor device manufactured thereby
JPH06104432A (ja) 薄膜状半導体装置およびその作製方法
KR970054503A (ko) 액정표시장치의(lcd)의 박막 트랜지스터 제조방법
JP3774278B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JPH08139335A (ja) 薄膜トランジスタの製造方法
JPH08316487A (ja) 薄膜半導体装置の製造方法
KR100425156B1 (ko) 다결정화 방법과 이를 이용한 액정표시장치 제조방법
KR0156180B1 (ko) 액정표시 소자의 제조방법
JP2917925B2 (ja) 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ
KR100837883B1 (ko) 박막 트랜지스터 형성 방법
JP3386713B2 (ja) アクテイブマトリクス型表示装置の作製方法
JP3389387B2 (ja) 薄膜多結晶半導体層の形成方法
JPH01173648A (ja) 薄膜トランジスタの製造方法
KR950006517A (ko) 회로내장 티에프티-엘씨디(tft-lcd) 제조방법
KR940010306A (ko) 박막트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071127

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee