KR970054096A - 반도체 소자의 캐패시터 제조 방법 - Google Patents
반도체 소자의 캐패시터 제조 방법 Download PDFInfo
- Publication number
- KR970054096A KR970054096A KR1019950065650A KR19950065650A KR970054096A KR 970054096 A KR970054096 A KR 970054096A KR 1019950065650 A KR1019950065650 A KR 1019950065650A KR 19950065650 A KR19950065650 A KR 19950065650A KR 970054096 A KR970054096 A KR 970054096A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- semiconductor device
- capacitor
- deposited
- hemispherical
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 정전 용량을 증대시키기 위하여 그레인들이 서로 불규칙하게 연결되며, 상기 그레인과 그레인 사이에는 홀이 불규칙하게 형성된 반구형 폴리실리콘층 및 산화막을 순차적으로 반복 형성한 후 상기 산화막을 제거하므로써 표면의 노출이 증대되어 전하저장 전극의 유효 표면적이 효과적으로 증대된다. 따라서 제한된 영역내에서 캐패시터의 정전용량을 극대화시킬 수 있으며, 또한 표면의 단차를 최소화시켜 후속 공정을 용이하게 실시할 수 있도록 하므로써 소자의 수율이 향상될 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a 내지 제1e도는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 소자의 단면도.
제2도는 제1b도를 설명하기 위한 반구형 폴리실리콘층의 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 접합부
3 : 절연층 4 : 도프 폴리실리콘층
5a 내지 5c : 제1 내지 제3반구형 폴리실리콘층
5d : 제3반구형 폴리실리콘층 스페이서
6a 및 6b : 제1 및 제2산화막
Claims (14)
- 반도체 소자의 캐패시터 제조 방법에 있어서, 접합부가 형성된 실리콘 기판상에 절연층을 형성한 후 상기 접합부가 노출되도록 상기 절연층을 식각하여 전하저장 전극용 콘택 홀을 형성하는 단계와, 상기단계로부터 전체 상부면에 도프 폴리실리콘층을 형성한 후 상기 도프 폴리실리콘층상에 반구형 폴리실리콘층 및 산화막을 순차적으로 반복 형성하는 단계와, 상기 단계로부터 전하저장 전극용 마스크를 이용하여 상기 적층된 반구형 폴리실리콘층 및 산화막 그리고 상기 도프 폴리실리콘층을 순차적으로 패터닝한 후 패터닝된 상기 적층된 반구형 폴리실리콘층 및 산화막 그리고 상기 도프 폴리실리콘층의 측벽에 반구형 폴리실리콘층 스페이서를 형성하는 단계와, 상기 단계로부터 습식 식각 공정으로 상기 적층된 산화막을 제거하여 전하저장 전극을 형성하는 단계와, 상기 단계로부터 상기 전하저장 전극에 불순물 이온을 주입한 후 전체 구조 상부에 유전체막 및 인-시투 도프 폴리실리콘층을 순차적으로 형성하는 단계와, 상기 단계로부터 상기 인-시투 도프 폴리실리콘층 및 유전체막을 순차적으로 패터닝하여 플레이트 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제1항에 있어서, 상기 반구형 폴리실리콘층은 그레인들이 서로 불규칙하게 연결되며, 상기 그레인과 그레인 사이에는 홀이 불규칙하게 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제2항에 있어서, 상기 반구형 폴리실리콘층은 560 내지 610℃의 온도 및 0.1 내지 1.2Torr의 압력 상태에서 SiH4가스에 의해 증착된 후 상기 온도 및 불활성 기체 분위기하에서 인-시투 열처리된 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제3항에 있어서, 상기 불활성 기체는 질소(N2)인 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제3항에 있어서, 상기 불활성 기체는 아르곤(Ar)인 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제2항에 있어서, 상기 반구형 폴리실리콘층은 650 내지 700℃의 온도 및 0.5 내지 0.2Torr의 압력 상태에서 SiH4및 PH3가스에 의해 증착된 후 상기 온도 및 불활성 기체 분위기하에서 인-시투 열처리된 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제6항에 있어서, 상기 불활성 기체는 질소(N2)인 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제6항에 있어서, 상기 불활성 기체는 아르곤 (Ar)인 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제1항에 있어서, 상기 반구형 폴리실리콘층은 300 내지 1000Å의 두께로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제1항에 있어서, 상기 산화막은 300 내지 1000Å의 두께로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제1항에 있어서, 상기 인-시투 도프 폴리실리콘은 SiH4및 PH3가스에 의해 증착되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제11항에 있어서, 상기 인-시투 도프 폴리실리콘은 550℃ 이하의 온도에서 10Å/분 이하의 속도로 증착된 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제1항에 있어서, 상기 인-시투 도프 폴리실리콘은 Si2H6및 PH3가스에 의해 증착되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제13항에 있어서, 상기 인-시투 도프 폴리실리콘은 470℃ 이하의 온도에서 10Å/분 이하의 속도로 증착된 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065650A KR100187655B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065650A KR100187655B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054096A true KR970054096A (ko) | 1997-07-31 |
| KR100187655B1 KR100187655B1 (ko) | 1999-06-01 |
Family
ID=19447120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950065650A KR100187655B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100187655B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100636661B1 (ko) * | 1999-12-30 | 2006-10-23 | 주식회사 하이닉스반도체 | 고신뢰성 커패시터 제조방법 |
-
1995
- 1995-12-29 KR KR1019950065650A patent/KR100187655B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100187655B1 (ko) | 1999-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3887433B2 (ja) | 半導体装置のキャパシタの形成方法 | |
| US5364813A (en) | Stacked DRAM poly plate capacitor | |
| KR0165496B1 (ko) | 고집적 반도체장치의 캐패시터 제조방법 | |
| US5573968A (en) | Method for fabricating stacked capacitors of semiconductor device | |
| JP2671833B2 (ja) | 半導体装置およびその製造方法 | |
| KR970054096A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100379528B1 (ko) | 커패시터 및 그의 제조방법 | |
| JP2917894B2 (ja) | 半導体装置の製造方法 | |
| KR100222671B1 (ko) | 반도체 장치의 전하저장 전극 형성방법 | |
| KR100771534B1 (ko) | 반도체소자의 제조방법 | |
| KR0166839B1 (ko) | 반도체 메모리소자의 제조방법 | |
| KR0119967B1 (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR100222670B1 (ko) | 반도체 장치의 전하저장전극 형성방법 | |
| KR0135256B1 (ko) | 전하저장전극 형성방법 | |
| KR940009632B1 (ko) | 표면적이 증대된 전하저장전극 제조방법 | |
| KR0156216B1 (ko) | 박막트랜지스터 제조방법 | |
| KR0162597B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR100465635B1 (ko) | 반도체 소자의 커패시터 형성방법 | |
| KR100273229B1 (ko) | 커패시터제조방법 | |
| KR930008074B1 (ko) | 메모리 셀 제조방법 | |
| KR100271792B1 (ko) | 캐패시터형성방법 | |
| KR970000220B1 (ko) | 디램(dram)셀 커패시터 제조방법 | |
| JP3200593B2 (ja) | 半導体装置 | |
| KR100447976B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960006025A (ko) | 캐패시터의 전하저장전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |