KR970053644A - 다층 패키지 구조 및 제조방법 - Google Patents
다층 패키지 구조 및 제조방법 Download PDFInfo
- Publication number
- KR970053644A KR970053644A KR1019950046851A KR19950046851A KR970053644A KR 970053644 A KR970053644 A KR 970053644A KR 1019950046851 A KR1019950046851 A KR 1019950046851A KR 19950046851 A KR19950046851 A KR 19950046851A KR 970053644 A KR970053644 A KR 970053644A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- lead frame
- pad
- manufacturing
- package structure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 다층 패키지 구조 및 제조방법에 관한 것으로, 경박 단소화된 다층 시스템에 적당하도록 된 다층 패키지 구조 및 제조방법을 제공하기 위한 것이다.
이를 위한 본 발명의 다층 패키지 구조는 동일 패키지 내의 복수개의 칩이 서로 절연 접착되어 적충되고 도전성 접착물질에 의해 각각의 칩 패드와 리드 프레임이 서로 어긋나게 패키지 외부로 노출되도록 구성함을 특징으로 하고, 본 발명의 다층 패키지 제조방법은 제1리드 프레임위에 제1칩의 패드를 접착하는 공정, 상기 제1칩의 뒷면에 제2칩의 뒷면을 비도전성 접착제로 접착시키는 공정, 상기 제2칩의 패드상에 상부 리드 프레임을 접착시키는 공정, 상기 상, 하부 칩을 일체로 하여 EMC에 의해 몰딩한 후 정돈 및 포밍(Forming)하는 공정을 포함하여 이루어짐을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 (a)는 본 발명의 다층 패키지에 따른 단면도, (b)는 본 발명의 다층 패키지에 따른 측면도이다.
Claims (4)
- 동일 패키지 내의 복수개의 칩이 서로 절연 접착되어 적충되고 도전성 접착물질에 의해 각각의 칩 패드와 리드 프레임이 접착되어 각각의 리드 프레임이 서로 어긋나게 패키지 외부로 노출되도록 구성함을 특징으로 하는 다층 패키지 구조.
- 제1항에 있어서, 상기 칩은 패드가 노출되지 않는 부분이 서로 맞대어 접착됨을 특징으로 하는 다층 패키지 구조.
- 제1항에 있어서, 상기 리드 프레임중 하부 칩의 리드 프레임은 칩 실장후 칩 성능을 테스트하는데 사용함을 특징으로 하는 다층 패키지 구조.
- 제1리드 프레임위에 제1칩의 패드를 접착하는 공정, 상기 제1칩의 뒷면에 제2칩의 뒷면을 비도전성 접착제로 접착시키는 공정, 상기 제2칩의 패드상에 상부 리드 프레임을 접착시키는 공정, 상기 상, 하부 칩을 일체로 하여 EMC에 의해 몰딩한 후 정돈 및 포밍(Forming)하는 공정을 포함하여 이루어짐을 특징으로 하는 다층 패키지 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950046851A KR100192395B1 (ko) | 1995-12-05 | 1995-12-05 | 다층 패키지 구조 및 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950046851A KR100192395B1 (ko) | 1995-12-05 | 1995-12-05 | 다층 패키지 구조 및 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970053644A true KR970053644A (ko) | 1997-07-31 |
KR100192395B1 KR100192395B1 (ko) | 1999-06-15 |
Family
ID=19437896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950046851A KR100192395B1 (ko) | 1995-12-05 | 1995-12-05 | 다층 패키지 구조 및 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100192395B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100447894B1 (ko) * | 1997-09-25 | 2004-10-14 | 삼성전자주식회사 | 듀얼 적층패키지 및 그 제조방법 |
-
1995
- 1995-12-05 KR KR1019950046851A patent/KR100192395B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100447894B1 (ko) * | 1997-09-25 | 2004-10-14 | 삼성전자주식회사 | 듀얼 적층패키지 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100192395B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW353193B (en) | Semiconductor integrated circuit device capable of surely electrically insulating two semiconductor chips from each other and fabricating method thereof | |
KR900005586A (ko) | 반도체 디바이스 및 그 형성 방법 | |
KR920702024A (ko) | 다수의 칩을 갖는 반도체 장치 | |
KR950004467A (ko) | 반도체장치 및 그 제조방법 | |
SG77704A1 (en) | Semiconductor device and method of fabricating the same | |
KR920001689A (ko) | 반도체장치 및 그 제조방법 | |
SG60102A1 (en) | Lead frame semiconductor package having the same and method for manufacturing the same | |
SG121813A1 (en) | Method for manufacturing encapsulated electronic components, particularly integrated circuits | |
KR880001053A (ko) | 집적 회로용 팔라듐 도금 리이드 프레임 및 그 제조 방법 | |
KR900019545A (ko) | 표면장착용 배선기판의 제조방법 | |
KR970053644A (ko) | 다층 패키지 구조 및 제조방법 | |
JPS5990183A (ja) | カ−ド | |
KR950034706A (ko) | 반도체 장치 및 그 제조 방법 | |
JPS59130453A (ja) | 半導体icパツケ−ジ | |
JPH0366152A (ja) | 半導体集積回路モジュール | |
KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 | |
KR970063590A (ko) | 탭 테이프를 적용한 칩 스케일 패키지 | |
KR960043134A (ko) | 중간 도전성 베이스를 이용한 멀티칩 반도체 패키지 및 그 제조방법 | |
KR970013280A (ko) | 더미 패드(dummy pad)를 갖는 리드프레임 및 그를 이용한 칩 패키지 | |
KR940008052A (ko) | 반도체 패키지 | |
KR970053156A (ko) | 마운트 테이프의 구조 및 이를 이용한 다이접착 공정에 관한 방법 | |
JPH04297046A (ja) | フィルムキャリヤ | |
KR970013254A (ko) | 열응력(thermal stress) 감소를 위한 다이패드를 갖는 칩 패키지 | |
KR970077418A (ko) | 리드 프레임을 이용한 노운 굳 다이 제조 방법 | |
JPS62183155A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |