KR970053098A - 반도체 소자의 트랜지스터 제조방법 - Google Patents
반도체 소자의 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR970053098A KR970053098A KR1019950069506A KR19950069506A KR970053098A KR 970053098 A KR970053098 A KR 970053098A KR 1019950069506 A KR1019950069506 A KR 1019950069506A KR 19950069506 A KR19950069506 A KR 19950069506A KR 970053098 A KR970053098 A KR 970053098A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- forming
- oxide film
- film
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 title claims abstract 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 18
- 229920005591 polysilicon Polymers 0.000 claims abstract 18
- 238000000034 method Methods 0.000 claims abstract 11
- 239000012535 impurity Substances 0.000 claims abstract 6
- 229910021332 silicide Inorganic materials 0.000 claims abstract 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract 2
- 150000003376 silicon Chemical class 0.000 claims abstract 2
- 239000010703 silicon Substances 0.000 claims abstract 2
- 238000005468 ion implantation Methods 0.000 claims 4
- 229910052785 arsenic Inorganic materials 0.000 claims 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 2
- 229910052698 phosphorus Inorganic materials 0.000 claims 2
- 239000011574 phosphorus Substances 0.000 claims 2
- 239000010936 titanium Substances 0.000 claims 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 239000011733 molybdenum Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
- H01L29/41783—Raised source or drain electrodes self aligned with the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Abstract
본 발명은 SOI층의 상부에 폴리실리콘의 접합 영역을 추가로 형성한 반도체 소자의 트랜지스터 제조방법을 제공하는 것을 목적으로 한다.
이와 같은 본 발명의 트랜지스터 제조방법은 실리콘층,절연층,SOI층의 적층 구조로 형성된 SOI웨이퍼에 필드 산화막과, 필드산화막 위의 소정부위와 인접하는 SOI막 위의 소정 부위에 제1폴리실리콘 패턴을 형성하는 단계; 제1폴리실리콘 패턴 사이의 SOI 위에 게이트 산화막 패턴과 제2폴리실리콘 패턴이 적층된 게이트 전극을 형성하는 단계; N형 불순물을 이온주입하여 저도핑(LDD) 영역을 형성하는 단계; 게이트 전극과 제1폴리실리콘 패턴의 측벽에 측벽 산화막을 형성하는 단계; N형 불순물을 이온주입하여 접합 영역을 형성하는 단계; 노출된 제1폴리실리콘막 패턴의 접합 영역 상부 및 게이트 전극의 상부에 실리사이드 막을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시 예에 따른 트랜지스터의 제조방법을 설명하기 위한 공정 흐름도.
Claims (13)
- 실리콘층,절연층,SOI층의 적층 구조로 형성된 SOI웨이퍼의 필드 영역에 필드 산화막을 형성하는 단계; 필드 산화막 영역을 포함한 전면에 제1폴리실리콘을 소정 두께로 증착하는 단계; 상기 폴리실리콘 위에 필드산화막 위의 소정 부위와, 인접하는 SOI막 위의 소정 부위에만 제1폴리실리콘을 남기기 위한 감광막 마스크를 형성하여 노출된 제1폴리실리콘막을 식각하는 단계; 전면에 소정 두께의 게이트 산화막과 제2폴리실리콘막을 순차적으로 형성하는 단계; 상기 제1폴리실리콘 패턴 사이의 소정 부분에 게이트 전극패턴을 남기고 제2폴리실리콘과 게이트 산화막을 순차적으로 제거하는 단계; 전면에 N형 불순물을 소정 에너지와 소정 농도로 이온주입하여 펀치쓰루를 방지하기 위한 저도핑(LDD) 영역을 형성하는 단계; 전면에 산화막을 소정 두께로 증착하는 단계; 상기 제1,2폴리실리콘 표면의 산화막이 제거될 때까지 비등방성 전면 식각하여 게이트 전극 및 제1폴리실리콘막 패턴의 측벽에 측벽산화막을 형성하는 단계; 전면에 N형 불순물을 소정 에너지와 소정농도로 이온주입하여 접합 영역을 형성하는 단계; 상기 노출된 제1폴리실리콘막 패턴의 접합 영역 상부 및 게이트 전극의 상부에 실리사이드 막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 제1폴리실리콘은 2,000 내지 5,000Å 두께 범위로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 게이트 산화막은 50 내지 200Å 두께 범위로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 제2폴리실리콘막은 2,000 내지 4,000Å 두께 범위로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 저도핑 영역을 형성하기 위한 불순물 원소는 인인 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항 또는 제5항에 있어서, 상기 인 원소의 이온주입 에너지는 50 내지 100KeV범위로 하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항 또는 제5항에 있어서, 상기 저도핑 영역을 형성하기 위한 이온주입량은 1×1011내지 1×1017원자/㎤의 농도범위로 하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 산화막은 TEOS 산화막인 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항 또는 제8항에 있어서, 상기 산화막은 1,000 내지 2,000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 접합 영역 형성을 위한 불순물 원자는 비소인 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항 또는 제10항에 있어서, 상기 비소의 이온주입 에너지는 80 내지 15KeV의 범위로 하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항 또는 제10항에 있어서, 상기 비소의 이온 주입량은 1×1013내지 1×1019원자/㎤의 농도범위로 하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 실리사이드는 티타늄(Ti),텅스텐(W),탄탈륨(Ta),몰리브덴(Mo)의 고융점금속중에서 하나 또는 그 이상을 선택적으로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069506A KR100209937B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 트랜지스터 제조방법 |
| DE19653656A DE19653656C2 (de) | 1995-12-30 | 1996-12-20 | Halbleitereinrichtung und Verfahren zu deren Herstellung |
| JP35709296A JP3191091B2 (ja) | 1995-12-30 | 1996-12-26 | 半導体デバイスの製造方法 |
| GB9626974A GB2309823B (en) | 1995-12-30 | 1996-12-27 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069506A KR100209937B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053098A true KR970053098A (ko) | 1997-07-29 |
| KR100209937B1 KR100209937B1 (ko) | 1999-07-15 |
Family
ID=19448490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069506A KR100209937B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 트랜지스터 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP3191091B2 (ko) |
| KR (1) | KR100209937B1 (ko) |
| DE (1) | DE19653656C2 (ko) |
| GB (1) | GB2309823B (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11177103A (ja) * | 1997-12-15 | 1999-07-02 | Nec Corp | 半導体装置 |
| KR20120121931A (ko) * | 2010-02-19 | 2012-11-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2507567B2 (ja) * | 1988-11-25 | 1996-06-12 | 三菱電機株式会社 | 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ |
| JP2940880B2 (ja) * | 1990-10-09 | 1999-08-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2660451B2 (ja) * | 1990-11-19 | 1997-10-08 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5395784A (en) * | 1993-04-14 | 1995-03-07 | Industrial Technology Research Institute | Method of manufacturing low leakage and long retention time DRAM |
-
1995
- 1995-12-30 KR KR1019950069506A patent/KR100209937B1/ko not_active IP Right Cessation
-
1996
- 1996-12-20 DE DE19653656A patent/DE19653656C2/de not_active Expired - Fee Related
- 1996-12-26 JP JP35709296A patent/JP3191091B2/ja not_active Expired - Fee Related
- 1996-12-27 GB GB9626974A patent/GB2309823B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100209937B1 (ko) | 1999-07-15 |
| GB9626974D0 (en) | 1997-02-12 |
| JP3191091B2 (ja) | 2001-07-23 |
| DE19653656A1 (de) | 1997-07-03 |
| GB2309823A (en) | 1997-08-06 |
| DE19653656C2 (de) | 2003-02-20 |
| GB2309823B (en) | 2000-11-15 |
| JPH1041517A (ja) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6033944A (en) | Semiconductor device and semiconductor device manufacturing method | |
| US5460993A (en) | Method of making NMOS and PMOS LDD transistors utilizing thinned sidewall spacers | |
| US5937299A (en) | Method for forming an IGFET with silicide source/drain contacts in close proximity to a gate with sloped sidewalls | |
| EP0575099A1 (en) | Method for making a MOS device | |
| JP2001524263A (ja) | 減じられたマスキングステップでｎｍｏｓおよびｐｍｏｓ装置を製造する方法 | |
| US5904529A (en) | Method of making an asymmetrical IGFET and providing a field dielectric between active regions of a semiconductor substrate | |
| US6441434B1 (en) | Semiconductor-on-insulator body-source contact and method | |
| JPH0666466B2 (ja) | 半導体装置の製造方法 | |
| JPH0766427A (ja) | 薄膜トランジスタの製造方法 | |
| KR970077229A (ko) | 반도체 장치의 제조 방법 | |
| US20010030349A1 (en) | Method of gate doping by ion implantation | |
| JP2836515B2 (ja) | 半導体装置の製造方法 | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| US6197644B1 (en) | High density mosfet fabrication method with integrated device scaling | |
| KR970053098A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| US6097060A (en) | Insulated gate semiconductor device | |
| JP3049496B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| KR20080006268A (ko) | 터널링 전계 효과 트랜지스터의 제조 방법 | |
| US7186603B2 (en) | Method of forming notched gate structure | |
| KR0180135B1 (ko) | 반도체 소자 제조방법 | |
| KR960002898A (ko) | 반도체소자의 트랜지스터 및 그 형성방법 | |
| US5979784A (en) | Method of forming local interconnection of a static random access memory | |
| KR100325449B1 (ko) | Mosfet의 제조방법 | |
| US20020011634A1 (en) | Method for fabricating semiconductor device | |
| KR0179091B1 (ko) | Mosfet의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050322 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |