KR970052866A - 반도체소자의 층간절연막 평탄화방법 - Google Patents
반도체소자의 층간절연막 평탄화방법 Download PDFInfo
- Publication number
- KR970052866A KR970052866A KR1019950066078A KR19950066078A KR970052866A KR 970052866 A KR970052866 A KR 970052866A KR 1019950066078 A KR1019950066078 A KR 1019950066078A KR 19950066078 A KR19950066078 A KR 19950066078A KR 970052866 A KR970052866 A KR 970052866A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- teos
- heat treatment
- interlayer insulating
- Prior art date
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 층간 절연막 평탄화 방법에 관한 것으로, BPSG공정에서의 고온 열처리 공정에 의한 얕은 접합파괴, TiSi2막의 열적 불안정성 및 강유전체막의 파괴등의 현상을 방지하기 위하여 기존의 BPSG막 대신에 단차피복성과 자체 평탄화특성이 있는 O3TEOS USG막을 일정 두게 중착한 후, 습식식각 용액으로 전면 식각하여 셀어레이와 주변회로부위에 해당하는 배선 단차부의 USG막의 각을 완화시킨 후 BPSG 열처리공정보다 낮은 온도에서 열처리함으로써 O3TEOS USG막의 치밀화와 막중함유된 수분을 제거하여 평탄화공정을 완료하였으므로, 고온 열처리 공정인 BPSG 리플로우 공정제거에 따른 열적 손상을 최소화하여 고집적 소자의 제조를 용이하게 하고, 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 및 제2B도는 본 발명에 따른 O3TEOS USG막을 사용한 평탄화 공정도.
Claims (9)
- 게이트전극등의 하부 구조물들을 구비하는 반도체기판의 전표면에 산화막을 중착하는 공정과, 상기 산화막 상부를 플라즈마 처리하는 공정과, 상기 플라즈마 처리된 산화막상에 O3TEOS USG막을 중착하는 공정과, 상기 O3TEOS USG막의 상부를 일정두께 식각하여 단차를 감소시키는 공정을 구비하는 반도체소자의 층간 절연막 평탄화 방법.
- 제1항에 있어서, 상기 산화막은 TEOS 산화막 또는 SiH4를 사용하는 CVD 방법으로 형성되는 산화막인 것을 특징으로 하는 반도체소자의 층간 절연막 평탄화 방법.
- 제1항에 있어서, 상기 산화막을 200∼1000Å두께로 형성하는 것을 특징으로 하는 반도체소자의 층간 절연막 평탄화 방법.
- 제1항에 있어서, 상기 플라즈마 처리 조건을 N2/NH3혼합가스 분위기에서, 1∼10Torr 압력으로, 5∼60초 정도, 고주파가 0.5KW 이상이고 저주파가 0.35KW 이상의 플라즈마 파워에서 처리하는 것을 특징으로 하는 반도체소자의 층간 절연막 평탄화 방법.
- 제1항에 있어서, 상기 O3TEOS USG막은 O3/TEOS의 비를 5∼100로 하고, 300∼800℃ 온도에서, 2000∼10000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 층간 절연막 평탄화 방법.
- 제1항에 있어서, 상기 O3TEOS USG 막의 식각공정을 회석된 HF나 BOE로 식각율 20Å/sec 이하의 조건에서 1500∼9000Å 정도를 전면 습식식각하는 것을 특징으로 하는 반도체소자의 층간 절연막 평탄화 방법.
- 제1항에 있어서, 상기 O3TEOS USG막의 열처리 공정은 300∼900℃ 불연성 가스분위기에서 5∼30분 정도 열처리하거나, 급속열처리(Rapid Thermal Process)로 500∼900℃ 온도에서 불연성 가스분위기에서 10∼200초 열처리하는 것을 특징으로 하는 반도체소자의 층간 절연막 평탄화 방법.
- 게이트전극등의 하부 구조물들을 구비하는 반도체기판의 전표면에 산화막을 중착하는 공정과, 상기 산화막 상에 과실리콘 산화막을 형성하는 공정과, 상기 과실리콘 산화막상에 O3TEOS USG막을 중착하는 공정과, 상기 O3TEOS USG막의 상부를 일정두께 식각하여 단차를 감소시키는 공정을 구비하는 반도체소자의 층간 절연막 평탄화 방법.
- 제8항에 있어서, 상기 과실리콘 산화막은 SiH4계 가스를 사용하여 PE-CVD방법으로 굴절율 1.48∼1.6, 100∼1000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 층간 절연막 평탄화 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950066078A KR970052866A (ko) | 1995-12-29 | 1995-12-29 | 반도체소자의 층간절연막 평탄화방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950066078A KR970052866A (ko) | 1995-12-29 | 1995-12-29 | 반도체소자의 층간절연막 평탄화방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970052866A true KR970052866A (ko) | 1997-07-29 |
Family
ID=66637134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950066078A KR970052866A (ko) | 1995-12-29 | 1995-12-29 | 반도체소자의 층간절연막 평탄화방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970052866A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990004889A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 장치의 층간절연막 형성 방법 |
KR100470165B1 (ko) * | 1999-06-28 | 2005-02-07 | 주식회사 하이닉스반도체 | 반도체소자 제조 방법 |
-
1995
- 1995-12-29 KR KR1019950066078A patent/KR970052866A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990004889A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 장치의 층간절연막 형성 방법 |
KR100470165B1 (ko) * | 1999-06-28 | 2005-02-07 | 주식회사 하이닉스반도체 | 반도체소자 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5970376A (en) | Post via etch plasma treatment method for forming with attenuated lateral etching a residue free via through a silsesquioxane spin-on-glass (SOG) dielectric layer | |
CN1122301C (zh) | 利用平面化技术制造半导体器件的方法 | |
KR970052338A (ko) | 반도체 소자의 제조방법 | |
KR0138853B1 (ko) | 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법 | |
KR970052866A (ko) | 반도체소자의 층간절연막 평탄화방법 | |
KR100203134B1 (ko) | 반도체 소자의 층간절연막 평탄화방법 | |
KR19990055186A (ko) | 강유전체 커패시터의 확산장벽막 형성 방법 | |
JPH08264648A (ja) | 半導体装置 | |
KR100308501B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
KR100353827B1 (ko) | 반도체소자의 층간절연막 형성 방법 | |
KR100228348B1 (ko) | 반도체 장치 및 그 제조방법 | |
GB2301224A (en) | Method of forming a SOG film in a semiconductor device | |
KR100237022B1 (ko) | 캐패시터의 유전체막 형성방법 | |
KR100415542B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
KR100399946B1 (ko) | 유동성 절연막의 열처리 방법 | |
KR100539578B1 (ko) | 반도체 소자 제조 방법 | |
JPH07335884A (ja) | サイドウォールスペーサの形成方法 | |
KR100304688B1 (ko) | 반도체장치의제조방법 | |
KR100571254B1 (ko) | 반도체소자의산화막형성방법 | |
KR100463241B1 (ko) | 접착막의 산화를 방지할 수 있는 캐패시터 제조 방법 | |
KR100469338B1 (ko) | 모스페트의금속막형성방법 | |
JPH0950995A (ja) | シリコン系酸化物および半導体装置の層間絶縁膜 | |
KR19980038453A (ko) | 반도체 소자의 층간 절연막 형성방법 | |
KR20010045420A (ko) | 반도체 소자의 층간절연막 형성 방법 | |
KR980005806A (ko) | 반도체 소자의 층간 절연막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |