KR970052751A - 실리콘 산화막의 건식 식각방법 및 그 최적화 방법 - Google Patents
실리콘 산화막의 건식 식각방법 및 그 최적화 방법 Download PDFInfo
- Publication number
- KR970052751A KR970052751A KR1019950067015A KR19950067015A KR970052751A KR 970052751 A KR970052751 A KR 970052751A KR 1019950067015 A KR1019950067015 A KR 1019950067015A KR 19950067015 A KR19950067015 A KR 19950067015A KR 970052751 A KR970052751 A KR 970052751A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- silicon oxide
- gas
- dry etching
- wafer
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
실리콘 산화막의 건식 식각방법 및 그 최적화 방법에 대하여 기재하고 있다. 본 발명은 실리콘 산화막의 건식 식각방법에 있어서, 반응 챔버내의 압력, 인가전원의 전력, 전극간의 간격, Ar기체의 유속(flow rate), CF4기체의 유속, CHF3기체의 유속 및 열전도용 가스 He의 압력을 소정범위내에서 조절하여 웨이퍼 에지부의 식각률을 향상시키는 것을 특징으로 하는 실리콘 산화막의 건식 식각방법 및 그 최적화 방법을 제공한다. 본 발명에 의하면 웨이퍼 에지부의 식각률이 향상되어 셀 오픈(cell open)사진/식각공정에서도 에지부분이 오픈되지 않는 문제점이 방지되며, 상기 실리콘 산화막의 건식 식각방법의 조건을 신속하게 결정할 수 있어서 작업 능률이 향상된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 실리콘 산화막의 건식 식각공정 전에 측정한 실리콘 산화막의 두께 그래프.
Claims (2)
- 실리콘 산화막이 형성된 웨이퍼를 클램프로 고정하는 동시에, 상기 웨이퍼의 배면은 전극판에 연결하여 전원을 인가하고, 상기 웨이퍼가 놓인 반응 챔버내에서 플라즈마화되는 비활성 기체인 Ar및 상기 Ar기체에 의해 여기되는 반응성 가스인 CF4과 CHF3를 반응챔버에 공급하고, 상기 웨이퍼의 냉각을 위해 그 배면에 열전도용 가스인 He을 주입하여 이루어지는 실리콘 산화막의 건식 식각방법에 있어서, 상기 반응 챔버내의 압력은 300~400mT; 상기 인가전원의 전력은 500~800W; 상기 전극간의 간격은 0.65~0.85㎝; 상기 Ar기체의 유속(flow rate)은 100~200sccm; 상기 CF4기체의 유속은 10~25sccm; 상기 CHF3기체의 유속은 5~15sccm; 상기 열전도용 가스 He의 압력은 10~20; 의 범위에서 각각 정하여 상기 웨이퍼 에지부의 식각률을 향상시키는 것을 특징으로 하는 실리콘 산화막의 건식 식각방법.
- 제1항 기재의 실리콘 산화막의 건식 식각방법에서, 상기 전극간의 간격과 상기 열전도용 가스 He의 압력을 조절하여 이루어지는 실리콘 산화막의 건식 식각방법의 최적화방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950067015A KR970052751A (ko) | 1995-12-29 | 1995-12-29 | 실리콘 산화막의 건식 식각방법 및 그 최적화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950067015A KR970052751A (ko) | 1995-12-29 | 1995-12-29 | 실리콘 산화막의 건식 식각방법 및 그 최적화 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970052751A true KR970052751A (ko) | 1997-07-29 |
Family
ID=66637324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950067015A KR970052751A (ko) | 1995-12-29 | 1995-12-29 | 실리콘 산화막의 건식 식각방법 및 그 최적화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970052751A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100703563B1 (ko) * | 2005-12-28 | 2007-04-03 | 동부일렉트로닉스 주식회사 | 반도체 소자의 층간절연층 식각방법 |
| KR100745061B1 (ko) * | 2001-06-29 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 장치의 스페이서 제조 방법 |
-
1995
- 1995-12-29 KR KR1019950067015A patent/KR970052751A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745061B1 (ko) * | 2001-06-29 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 장치의 스페이서 제조 방법 |
| KR100703563B1 (ko) * | 2005-12-28 | 2007-04-03 | 동부일렉트로닉스 주식회사 | 반도체 소자의 층간절연층 식각방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5015331A (en) | Method of plasma etching with parallel plate reactor having a grid | |
| TW497174B (en) | Plasma-enhanced processing apparatus | |
| WO2002037541A3 (en) | Etch chamber for etching dielectric layer with expanded process window | |
| CN109219866A (zh) | 蚀刻方法 | |
| JPH05500886A (ja) | インジウム酸化スズのプラズマエッチング | |
| KR19990054929A (ko) | 유리기판 사이의 접합을 이용한 전계방출표시소자 진공 실장 장치 및 방법 | |
| US5209803A (en) | Parallel plate reactor and method of use | |
| KR970052751A (ko) | 실리콘 산화막의 건식 식각방법 및 그 최적화 방법 | |
| TW200501278A (en) | Method to improve profile control and n/p loading in dual doped gate applications | |
| JP2005268292A (ja) | 半導体装置の製造方法 | |
| JP5223364B2 (ja) | プラズマエッチング方法及び記憶媒体 | |
| KR950025893A (ko) | 실리사이드층과 폴리실리콘층을 가지는 반도체 기판을 에칭하는 에칭방법 및 그 에칭방법에 사용되는 에칭장치 | |
| CN101110360B (zh) | 蚀刻高k电解质材料的方法 | |
| JP2003077904A5 (ko) | ||
| US6974709B2 (en) | Method and device for providing a semiconductor etching end point and for detecting the end point | |
| JPS59222933A (ja) | エツチング方法 | |
| JPS6136931A (ja) | ウエ−ハの温度制御方法 | |
| JPH10335312A (ja) | ラジカル反応によるパターニング方法 | |
| SG99929A1 (en) | Method of manufacturing piezoelectric device | |
| JPH01185918A (ja) | 半導体基体への不純物導入装置 | |
| JPS61240635A (ja) | ドライエツチング方法 | |
| JP2752807B2 (ja) | プラズマ処理装置 | |
| JPS6423537A (en) | Plasma processing device | |
| JPS62120041A (ja) | 半導体装置の製造方法 | |
| TW349255B (en) | Double face ceramic-plated etcher clamp |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |