KR970051403A - 리던던시 회로 - Google Patents

리던던시 회로 Download PDF

Info

Publication number
KR970051403A
KR970051403A KR1019950048902A KR19950048902A KR970051403A KR 970051403 A KR970051403 A KR 970051403A KR 1019950048902 A KR1019950048902 A KR 1019950048902A KR 19950048902 A KR19950048902 A KR 19950048902A KR 970051403 A KR970051403 A KR 970051403A
Authority
KR
South Korea
Prior art keywords
output
repair
signal
circuit
fuse circuit
Prior art date
Application number
KR1019950048902A
Other languages
English (en)
Other versions
KR100219046B1 (ko
Inventor
장성준
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950048902A priority Critical patent/KR100219046B1/ko
Publication of KR970051403A publication Critical patent/KR970051403A/ko
Application granted granted Critical
Publication of KR100219046B1 publication Critical patent/KR100219046B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 리페어를 원하는 어드레스의 퓨즈를 제거하여 엑스트라 셀을 사용할 수 있도록 하는 리던던시 회로에 관한 것으로, 리페어(Repair)를 사용하는 경우 퓨즈를 끊어 주기 위해 리페어 신호를 출력하는 마스터 퓨즈 회로, 상기 마스터 퓨즈 회로로부터 출력되는 리페어 신호에 따라 입력되는 어드레스에 해당하는 퓨즈를 끊어 리던던시 신호를 출력하는 리페어 퓨즈 회로, 및 상기 리페어 퓨즈 회로로부터 출력되는 리던던시 신호에 따라 사용되는 엑스트라 셀로 구성된다.
따라서 본 발명은 퓨즈를 끊어주어 리에어하는 시간이 종래의 리던던시 회로보다 60% 이상 단축되는 효과가 있다.

Description

리던던시 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 리던던시 회로의 구성도.

Claims (5)

  1. 리페어(Repair)를 사용하는 경우 퓨즈를 끊어 주기 위해 리페어 신호(RED,REDB)를 추력하는 마스터 퓨즈 회로(110), 상기 마스터 퓨즈 회로(110)로부터 출력되는 리페어 신호(RED,REDB)에 따라 입력되는 어드레스에 해당하는 퓨즈를 끊어 리던던시 신호(RDY,RDYB)를 출력하는 리페어 퓨즈 회로(120), 및 상기 리페어 퓨즈 회로(120)로 부터 출력되는 리던던시 신호(RDY,RDYB)에 따라 사용되는 엑스트라 셀(140)을 포함하여 구성된느 것을 특징으로 하는 리던던시 회로.
  2. 제1항에 있어서, 상기 마스터 퓨즈 회로(110)는 전원에 일단이 연결된 마스터 퓨즈(111), 상기 마스터 퓨즈(111)의 타단에 입력단이 연결된 제1인버터(112), 상기 인버터(112)의 출력단에 입력단이 연결되어 상기 리페어 퓨즈 회로(120)로 반전 리페어 신호(REDB)를 출력하는 제2인버터(113), 및 상기 제2인버터(113)의 출력단에 입력단이 연결되어 상기 리페어 퓨즈 회로(120)로 리페어 신호(RED)를 출력하는 제3인버터(114)를 포함하여 구성되는 것을 특징으로 하는 리던던시 회로.
  3. 제1항에 있어서, 상기 리페어 퓨즈 회로(120)는 입력되는 어드레스 신호에 따라 끊어지는 다수의 퓨즈(F101-F116), 상기 마스터 퓨즈 회로(110)로부터 출력되는 리페어 신호(RED)를 게이트 입력으로 하고 상기 다수의 퓨즈(F101-F116)에 각각 드레인이 연결되고 접지에 소오스가 연결된 다수의 NMOS 트랜지스터(N101-N116), 상기 마스터 퓨즈 회로(110)로부터 출력되는 반전 리페어 신호(REDB)에 따라 액티브 상태로 되고 상기 다수의 NMOS 트랜지스터(N101-N116)의 드레인을 통해 출력되는 신호를 부정 논리합하는 부정논리합부(121), 상기 부정 논리합부(121)로부터 출력되는 신호들을 부정논리곱하는 부정논리곱부(122), 상기 부정 논리곱부(122)로부터 출력되는 신호들을 부정 논리합하는 제1NOR 게이트(123), 상기 제1NOR 게이트(123)로부터 출력되는 신호를 반전시켜 상기 엑스트라 셀(140)로 반전 리던던시 신호(RDYB)를 출력하는 제1인버터(124), 및 상기 제1인버터(124)로부터 출력되는 신호를 반전시켜 상기 엑스트라 셀(140)로 리던던시 회로(RDY)를 출력하는 제2인버터(125)를 포함하여 구성된느 것을 특징으로 하는 리던던시 회로.
  4. 제3항에 있어서, 상기 부정 논리합부(121)는 상기 마스터 퓨즈 회로(110)로부터 출력되는 반전 리페어 시호(REDB)와 상기 다수의 NMOS 트랜지스터(N101,N102,N103)의 드레인을 통해 출력되는 신호를 부정 논리합하는 제2NOR 게이트(126), 상기 마스터 퓨즈 회로(110)로부터 출력되는 반전 리페어 신호(REDB)와 상기 NMOS 트랜지스트(N104)의 드레인을 통해 출력되는 신호를 부정 논리합하는 제3NOR 게이트(127), 상기 마스터 퓨즈 회로(110)로부터 출력되는 반전 리페어 신호(REDB)와 상기 다수의 NMOS 트랜지스터(N105,N106,N107)의 드레인을 통해 출력되는 신호를 부정 논리합하는 제4NOR 게이트(128), 상기 마스터 퓨즈 회로(110)로부터 출력되는 반전 리페어 신호(REDB)와 상기 다수의 NMOS 트랜지스터(N108,N109,N110)의 드레인을 통해 출력되는 신호를 부정 논리합하는 제5NOR 게이트(129), 및 상기 마스터 퓨즈 회로(110)로부터 출력되는 반전 리페어 신호(REDB)와 상기 다수의 NMOS 트랜지스터(N111,N112,N113)의 드레인을 통해 출력되는 신호를 부정 논리합하는 제6NOR 게이트(130), 및 상기 마스터 퓨즈 회로(110)로부처 출력되는 반전 리페어신호(REDB)와 상기 다수의 NMOS 트랜지스터(N114,N115,N116)의 드레인을 통해 출력되는 신호를 부정 논리합하는 제7NOR 게이트(131)를 포함하여 구성되는 것을 특징으로 하는 리던던시 회로.
  5. 제4항에 있어서, 상기 부정 논리곱부(122)는 상기 제2, 제3, 및 제4NOR 게이트(126,127,128)로부터 출력되는 신호들을 부정논리곱하는 제1NAND 게이트(132), 및 상기 제5, 제6, 및 제7NOR 게이트(129,130,131)로부터 출력되는 신호들을 부정 논리곱하는 제2NAND 게이트(133)를 포함하여 구성되는 것을 특징으로 하는 리던던시 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950048902A 1995-12-12 1995-12-12 리던던시 회로 KR100219046B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048902A KR100219046B1 (ko) 1995-12-12 1995-12-12 리던던시 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048902A KR100219046B1 (ko) 1995-12-12 1995-12-12 리던던시 회로

Publications (2)

Publication Number Publication Date
KR970051403A true KR970051403A (ko) 1997-07-29
KR100219046B1 KR100219046B1 (ko) 1999-09-01

Family

ID=19439385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048902A KR100219046B1 (ko) 1995-12-12 1995-12-12 리던던시 회로

Country Status (1)

Country Link
KR (1) KR100219046B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753131B1 (ko) * 2000-12-30 2007-08-30 주식회사 하이닉스반도체 강유전체 메모리의 로우 리페어 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753131B1 (ko) * 2000-12-30 2007-08-30 주식회사 하이닉스반도체 강유전체 메모리의 로우 리페어 장치

Also Published As

Publication number Publication date
KR100219046B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
KR100518558B1 (ko) 피크전류가 적은 레벨 쉬프터
KR950027822A (ko) 전압레벨변환회로
KR100203302B1 (ko) 엔-모스를 이용한 스테이틱 및 다이나믹 가산기
KR940000253Y1 (ko) 엔모스 배타 오아게이트 회로
KR910002127A (ko) 전원절환회로
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR930024289A (ko) 가산기
KR970051403A (ko) 리던던시 회로
KR200328471Y1 (ko) 와이-리던던시비교회로
KR0128242Y1 (ko) 두개의 낸드회로
KR0117120Y1 (ko) 와이어드 낸드 로직 게이트 회로
KR0179776B1 (ko) 워드라인 구동장치
KR970019061A (ko) 데이타 출력버퍼
KR930001208A (ko) 저잡음 데이타 출력 버퍼
KR200155047Y1 (ko) 어드레스 디코더 회로
KR970013792A (ko) 펄스 신장 회로
KR100469762B1 (ko) 씨게이트 회로
KR960043511A (ko) 비교기
KR970013729A (ko) 출력 버퍼회로
KR970068166A (ko) 출력 버퍼 회로
KR970055484A (ko) 출력 버퍼 회로
KR970024592A (ko) 출력 버퍼
KR970013758A (ko) 칩 레이아우트 면적을 최소화 할 수 있는 부정논리곱회로 및 부정논리합로
KR970055512A (ko) 데이타 출력 버퍼
KR19990066418A (ko) 씨모스 전압 레벨 쉬프트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee