KR970051319A - 소거 검증을 위한 불휘발성 반도체 메모리 장치 - Google Patents
소거 검증을 위한 불휘발성 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR970051319A KR970051319A KR1019950048349A KR19950048349A KR970051319A KR 970051319 A KR970051319 A KR 970051319A KR 1019950048349 A KR1019950048349 A KR 1019950048349A KR 19950048349 A KR19950048349 A KR 19950048349A KR 970051319 A KR970051319 A KR 970051319A
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- semiconductor memory
- nonvolatile semiconductor
- transistor
- erase
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
셀에 대한 소거 동작을 수행한 후에 셀의 소거 여부를 판단하는 소거 검증을 위한 불휘발성 반도체 메모리
2. 발명이 해결하려고 하는 기술적 과제
칩 면적이 축소된 소거 검증을 위한 불휘발성 반도체 메모리 장치를 제공함에 있다.
3. 발명의 해결방법의 요지
기판과, 상기 기판상의 다수의 비트라인과, 절연된 데이타 저장을 위한 플로팅 게이트상에 절연 상태로 배치된 콘트롤 게이트를 가지고 상기 플로팅 게이트로 전하를 터널링 시킬 수 있는 트랜지스터를 포함하고, 상기 기판상의 상기 비트라인에 접속된 메모리 셀의 행 및 열 어레이를 가지는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 반도체 메모리 장치에 있어서 상기 비트라인과 연결돠고 소거 검증시 상기 비트라인을 쇼트업 레벨로 천이시키기 위한 제1트랜지스터들과, 상기 공핍형 트랜지스터들으 일측과 연결되어 소거 검증시 특정 전압에 의해 상기 비트라인으로 특정한 기준 전류를 전송하기 위한 제2트랜지스터들과 상기 비트라인에 연결되고 센싱되어 선택된 셀들의 소거 여부를 판단하기 위한 판단 수단들과 상기 판단수단들의 양양 입력단 사이에 연결되고 게이트로는 비트라인과 연결되어 상기 소거 검증 시 소거가 충분히 된 셀의 경우와 소거가 충분히 되지 않은 셀의 경우 각기 다른 레벨의 전압을 상기 판단 수단에 전송하기 위한 제3트랜지스터들로 이루어져 동시에 선택된 셀에 대한 소거동작 시 소거 검증을 수행하는 것을 요지로 한다.
4. 발명의 중요한 용도
불휘발성 반도체 메모리 장치에 적합하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 불휘발성 메모리 장치의 소거 검증과 관련돈 회로를 보인 도면
Claims (2)
- 기판과, 상기 기판상의 다수의 비트라인과, 절연된 데이타 저장을 위한 플로팅 게이트상에 절연 상태로 배치된 콘트롤 게이트를 가지고 상기 플로팅 게이트로 전하를 터널링 시킬 수 있는 트랜지스터를 포함하고,상기 기판상의 상기 비트라인에 접속된 메모리 셀의 행 및 열 어레이를 가지는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 반도체 메모리 장치에 있어서 ; 상기 비트라인과 연결되고 소거 검증시 상기 비트라인을 쇼트업 레벨로 천이시키기 우한 제1트랜지스터들과 ; 상기 공핍형 트랜지스터들의 일측과 연결되어 소거 검증시 특정전압에 의해 상기 비트라인으로 특정한 기준 전류를 전송하기 위한 제2트랜지스터들과 ; 상기 비트라인에 연결되고 센싱되어 선택된 셀들의 소거 여부를 판단하기 위한 판단 수단들과 ; 상기 판단수단들의 양 입력단 사이에 연결되고 게이트로는 비트라인과 연결되어 상기 소거 검증 시 소거가 충분히 된 셀의 경우와 소거가 충분히 되지 않은 셀의 경우에 각기 다른 레벨의 전압을 상기 판단수단에 전송하기 위한 제3트랜지스터들로 이루어져 동시에 선택된 셀에 대한 소거동작 시 소거 검증을 수행하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치
- 제1항에 있어서; 상기 판단수단은 상기 제3트랜지스터의 일단과 전원전압 사이에 채널이 연결되고 제어신호에 의해 게이팅되는 제4트랜지스터와, 게이트로는 상기 제4트랜지스터의 게이트와 공유하고 상기 제3트랜지스터의 타단과 절지전압 사이에 채널이 직렬 접속된 제5,6트랜지스터와, 일단은 반전된 상기 제어신호가 수신되고 타단은 상기 제3트랜지스터와 제4트랜지스터와 공통연결된 노아게이트로 이루어져 센싱되어 선택된 셀들의 소거 여부를 데이타로 출력하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950048349A KR100200918B1 (ko) | 1995-12-11 | 1995-12-11 | 소거 검증을 위한 불휘발성 반도체 메모리 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950048349A KR100200918B1 (ko) | 1995-12-11 | 1995-12-11 | 소거 검증을 위한 불휘발성 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970051319A true KR970051319A (ko) | 1997-07-29 |
KR100200918B1 KR100200918B1 (ko) | 1999-06-15 |
Family
ID=19439031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950048349A KR100200918B1 (ko) | 1995-12-11 | 1995-12-11 | 소거 검증을 위한 불휘발성 반도체 메모리 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100200918B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000019968A (ko) * | 1998-09-16 | 2000-04-15 | 김영환 | 플래쉬 메모리의 소거 방법 |
KR100903839B1 (ko) * | 2002-07-16 | 2009-06-25 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 불휘발성 반도체 메모리 및 그 동작 방법 |
-
1995
- 1995-12-11 KR KR1019950048349A patent/KR100200918B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000019968A (ko) * | 1998-09-16 | 2000-04-15 | 김영환 | 플래쉬 메모리의 소거 방법 |
KR100903839B1 (ko) * | 2002-07-16 | 2009-06-25 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 불휘발성 반도체 메모리 및 그 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100200918B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950011295B1 (ko) | 불휘발성 반도체기억장치와 리드온리 메모리 및 그 임계치전압 측정방법 | |
KR970004072B1 (ko) | 플로팅 게이트를 갖는 불휘발성 반도체 기억장치 | |
US6240016B1 (en) | Method to reduce read gate disturb for flash EEPROM application | |
CN1897160B (zh) | 包含存储单元与限流器的半导体元件 | |
KR920017121A (ko) | 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램 가능한 독출전용 기억장치 | |
KR910005314A (ko) | 반도체 기억장치 | |
US4956816A (en) | Non-volatile semiconductor memory having improved testing circuitry | |
US4758748A (en) | Sense amplifier for programmable read only memory | |
JPS599440Y2 (ja) | 半導体メモリ素子 | |
KR900015164A (ko) | Nand메모리셀구조를 갖춘 eeprom | |
KR960005620A (ko) | 비휘발성 메모리 | |
US7436716B2 (en) | Nonvolatile memory | |
KR970008622A (ko) | 반도체 집직접회로장치 | |
KR900015163A (ko) | 불휘발성 반도체 메모리 | |
KR20040023479A (ko) | 불휘발성 반도체 메모리 | |
US20080130367A1 (en) | Byte-Erasable Nonvolatile Memory Devices | |
KR930005031A (ko) | 낸드형 플래쉬 메모리의 과도 소거 방지 장치 및 방법 | |
KR101283537B1 (ko) | 고전압 측정 회로 및 이를 구비하는 비휘발성 메모리 장치 | |
US20070091682A1 (en) | Byte-Erasable Nonvolatile Memory Devices | |
KR890008846A (ko) | 불휘발성 다이나믹반도체기억장치 | |
US7057228B2 (en) | Memory array with byte-alterable capability | |
JP2015185180A (ja) | コンフィギュレーションメモリ | |
US6775186B1 (en) | Low voltage sensing circuit for non-volatile memory device | |
KR970051319A (ko) | 소거 검증을 위한 불휘발성 반도체 메모리 장치 | |
KR0164354B1 (ko) | 불휘발성 메모리 장치의 데이타 독출 교란방지 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070228 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |