KR970051157A - 반도체 메모리 - Google Patents
반도체 메모리 Download PDFInfo
- Publication number
- KR970051157A KR970051157A KR1019950069293A KR19950069293A KR970051157A KR 970051157 A KR970051157 A KR 970051157A KR 1019950069293 A KR1019950069293 A KR 1019950069293A KR 19950069293 A KR19950069293 A KR 19950069293A KR 970051157 A KR970051157 A KR 970051157A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- mode
- nibble
- semiconductor memory
- input
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명은 메인 앰프에 데이타를 래치하여 놓은 상태에서 어드레스를 입력하여 원하는 메인 앰프의 출력을 리드함으로써 어드레스 입력으로부터 메인앰프까지의 경로를 생략하도록 하여 리드속도를 향상시키고 소비전력을 경감하도록 한 반도체 메모리에 관한 것이다.
본 발명의 반도체 메모리는 각 어드레스 입력을 래치하는 복수의 어드레스 버퍼와, 상기 어드레스버퍼로 부터 입력되는 어드레스 입력을 해독하여 X어드레스 및 Y어드레스를 지정하여 출력하는 X디코더 및 Y디코더와, 상기 지정된 X어드레스 및 Y어드레스에 의해 지정되고 매트릭스상으로 배열되는 셀을 가지는 메모리 매트릭과, 상기 메모리 매트릭의 지정된 출력데이타를 증폭하는 센스앰프와, 센스앰프에 접속되어 출력데이타를 증폭함과 동시에 래치하는 메인앰프와, 멀티모드시 상기 어드레스 버퍼로 부터 입력되는 어드레스를 코드화하여 출력시키는 멀티코더와, 상기 멀티모드를 선택하기 위한 멀티모드 선택수단과, 니블모드의 칼럼 어드레스 스트로브(CAS)가 토글할때마다 동작되어 데이타를 출력하는 니블 카운터와, 상기 니블모드를 선택하기 위한 니블모드선택수단과, 상기 멀티코더 또는 니블카운터의 출력을 입력으로 하여 복수의 메인앰프중 하나를 선택하여 리드/라이트하는 데이타라인 먹싱을 구비함을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 반도체 메모리의 블록도.
Claims (8)
- 각 어드레스 입력을 래치하는 복수의 어드레스 버퍼와, 상기 어드레스버퍼로부터 입력되는 어드레스 입력을 해독하여 X어드레스 및 Y어드레스를 지정하여 출력하는 X디코더 및 Y디코더와, 상기 지정된 X어드레스 밑 Y어드레스에 의해 지정되고 매트릭스상으로 배열되는 셀을 가지는 메모리 매트릭과, 상기 메모리 매트릭의 지정된 출력데이타를 증폭하는 센스앰프와, 센스앰프에 접속되어 출력데이타를 증폭함과 동시에 래치하는 메인앰프와, 멀티모드시, 상기 어드레스 버퍼로부터 입력되는 어드레스를 코드화하여 출력시키는 멀티코더와, 상기 멀티모드를 선택하기 위한 멀티모드 선택수단과, 니블모드시 칼럼 어드레스 스트로브(CAS)가 토글할때마다 동작되어 데이타를 출력하는 니블 카운터와, 상기 니블모드를 선택하기 위한 니블모드선택수단과, 상기 멀티코더 또는 니블카운터의 출력을 입력으로 하여 복수의 메인앰프중 하나를 선택하여 리드/라이트하는 데이타라인 먹싱을 구비함을 특징으로 하는 반도체 메모리.
- 제1항에 있어서, 상기 니블모드선택수단은 본딩 또는 휴즈컷팅으로 형성됨을 특징으로 하는 반도체 메모리.
- 제1항에 있어서, 상기 멀티모드선택수단은 본딩 또는 휴즈컷팅으로 형성됨을 특징으로 하는 반도체 메모리.
- 제1항에 있어서, 상기 니블모드선택수단에 의해 니블모드가 선택될때 상기 멀티코더가 디스에이블 상태로 되게 구성함을 특징으로 하는 반도체 메모리.
- 제4항에 있어서, 상기 니블모드선택수단에 의해 니블모드가 선택될때, 상기 멀티코더로 입력되는 어드레스 라인이 끊겨지도록 하여 디스에이블 상태로 되게 구성함을 특징으로 하는 반도체 메모리.
- 제1항에 있어서, 상기 멀티모드선택수단에 의해 멀티모드가 선택될때, 상기 니블카운터는 디스에이블상태로 되게 구성됨을 특징으로 하는 반도체 메모리.
- 제1항에 있어서, 상기 멀티모드시 어드레스 버퍼로 부터 상기 멀티코더로 입력되는 어드레스는 Y어드레스임을 특징으로 하는 반도체 메모리.
- 제7항에 있어서, 상기 Y어드레스의 수는 메인앰프의 수에 대응하여 선택됨을 특징으로 하는 반도체 메모리.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069293A KR0172848B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 메모리 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069293A KR0172848B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 메모리 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051157A true KR970051157A (ko) | 1997-07-29 |
| KR0172848B1 KR0172848B1 (ko) | 1999-03-30 |
Family
ID=19448392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069293A KR0172848B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 메모리 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172848B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437314B1 (ko) * | 2001-06-30 | 2004-06-25 | (주)실리콘세븐 | 동일 어드레스에 대한 데이터의 입력 후 출력을 수행할 수있는 반도체 메모리 장치 |
-
1995
- 1995-12-30 KR KR1019950069293A patent/KR0172848B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437314B1 (ko) * | 2001-06-30 | 2004-06-25 | (주)실리콘세븐 | 동일 어드레스에 대한 데이터의 입력 후 출력을 수행할 수있는 반도체 메모리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0172848B1 (ko) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60130437D1 (de) | Simultaner mehrbank für flash-speicher | |
| JP2000011640A (ja) | 半導体記憶装置 | |
| KR920008598A (ko) | 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템 | |
| KR100884160B1 (ko) | 반도체 기억 장치, 반도체 장치 및 멀티칩 모듈 | |
| KR20070116896A (ko) | Ｙ먹스 분할 방식 | |
| KR100673694B1 (ko) | 저전력 소비형 칼럼 디코더를 가지는 반도체 메모리 장치및 그 리드 동작 방법 | |
| KR100397410B1 (ko) | 백그라운드 오퍼레이션 기능을 갖는 비휘발성 메모리 | |
| US6762972B2 (en) | Synchronous semiconductor memory device and method of processing data thereof | |
| KR930022206A (ko) | 비트라인 스위치 어레이를 가진 전자 컴퓨터 메모리 | |
| KR970051152A (ko) | 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치 | |
| KR100440103B1 (ko) | 고집적화에 적합한 배치를 갖는 반도체 기억 장치 | |
| KR20050067517A (ko) | 로우디코딩을 효율적으로 할 수 있는 태그블럭을 구비하는반도체 메모리 장치 | |
| KR100374632B1 (ko) | 반도체 메모리장치 및 이의 메모리셀 어레이 블락 제어방법 | |
| KR970051157A (ko) | 반도체 메모리 | |
| JP3240897B2 (ja) | 半導体記憶装置 | |
| JP3953681B2 (ja) | カラムデコーダ | |
| KR910019059A (ko) | 반도체 불휘발성 메모리장치 | |
| JPH01125799A (ja) | 半導体記憶装置 | |
| KR940004655A (ko) | 집적회로 | |
| KR100540483B1 (ko) | 데이터 억세스 위치에 관계없이 연속적인 버스트 모드로 데이터를 억세스할 수 있는 반도체 메모리 장치 및 그의 구동방법 | |
| JPH08138377A (ja) | 半導体記憶装置 | |
| KR960018902A (ko) | 동기식 메모리장치 | |
| KR970060223A (ko) | 반도체 기억 장치 및 그 제어 방법 | |
| JP3733279B2 (ja) | 集積回路 | |
| KR910006993A (ko) | 캐시 동작용 선택성 어드레스 전이 검출 회로를 갖고 있는 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081006 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |