KR970048995A - 반도체소자의 미세패턴 형성방법 - Google Patents

반도체소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR970048995A
KR970048995A KR1019950048039A KR19950048039A KR970048995A KR 970048995 A KR970048995 A KR 970048995A KR 1019950048039 A KR1019950048039 A KR 1019950048039A KR 19950048039 A KR19950048039 A KR 19950048039A KR 970048995 A KR970048995 A KR 970048995A
Authority
KR
South Korea
Prior art keywords
film
pattern
etching
material layer
forming
Prior art date
Application number
KR1019950048039A
Other languages
English (en)
Other versions
KR0172799B1 (ko
Inventor
금동렬
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950048039A priority Critical patent/KR0172799B1/ko
Publication of KR970048995A publication Critical patent/KR970048995A/ko
Application granted granted Critical
Publication of KR0172799B1 publication Critical patent/KR0172799B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 반도체 기판 상부에 물질층을 형성하고 그 상부에 SOG 막으로 평탄화시킨 다음, 그 상부에 수분증발방지막을 형성하고 그 상부에 물질층패턴을 형성하기위한 마스크를 이용하여 감광막패턴을 형성한 다음, 상기 감광막패턴을 마스크로 하여 상기 수분증발방지막을 식각하고 상기 SOG 막을 과도식각하여 언더컷을 형성한 다음, 상기 감광막패턴과 수분증발방지막을 제거하여 SOG 막패턴을 형성하고 상기 SOG 막을 마스크로하여 물질층을 식각함으로써 미세선폭의 물질층패턴을 형성하거나, 상기 과도식각후에 상기 언더컷에 다른 감광막을 매립하고 상기 수분증발방지막과 SOG 막을 제거하여 다른 감광막패턴을 형성한 다음, 상기 다른 감광막패턴을 마스크로하여 물질층을 식각함으로써 미세선폭의 다른 감광막패턴을 형성하는 것과 같이 SOG 막의 특성을 이용하여 기존의 반도체장치로 미세선폭의 물질층패턴을 형성함으로써 반도체소자의 특성, 신뢰성 및 생산성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 미세패턴 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도는 종래기술에 따른 반도체소자의 미세패턴 형성하기 위한 마스크의 평면도.
제1b도는 종래기술에 따라 형성된 반도체소자의 미세패턴을 도시한 단면도.
제2a도 내지 제2d도는 본 발명의 제1실시예에 따른 반도체소자의 미세패턴 형성공정을 도시한 단면도.
제3a도 내지 제3e도는 본 발명의 제2실시예에 따른 반도체소자의 미세패턴 형성공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11, 31, 61 : 반도체기판 13, 33 : 소자분리절연막
15, 35 : 게이트산화막
17, 37 : 워드라인용 다결정실리콘막
17A, 3A : 워드라인 19, 39 : SOG 막
21, 41 : 수분증발방지막 23, 65 : 감광막패턴
25, 45 : 언더컷 43 : 제1감광막
47 : 제2감광막 51 : 석영기판
53 : 크롬패턴 55 : 노광마스크
63 : 하부물질층

Claims (9)

  1. 반도체기판 상부에 물질층을 형성하고 전체표면상부를 평탄화시키는 SOG 막을 형성하는 공정과, 상기 SOG 막 상부에 수분증발방지막을 형성하는 공정과, 상기 수분증발방지막 상부에 물질층패턴을 형성하기위한 마스크를 이용하여 노광 및 현상공정으로 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 하여 상기 수분증발방지막을 건식식각하여 측벽에 폴리머가 생성되는 공정과, 상기 감광막패턴을 마스크로하여 상기 물질층과의 식각선택비 차이를 이용한 건식식각공정으로 상기 SOG막을 식각하되, 상기 SOG 막을 과도식각하여 수분증발방지막 하부로 상기 SOG 막이 일정두께 측면식각되어 언더컷이 생성되는 공정과, 상기 감광막패턴을 제거하는 공정과, 상기 수분증발방지막을 제거하여 상기 감광막패턴보다 미세한 선폭의 SOG 막패턴을 형성하는 공정과, 상기 SOG 막패턴을 마스크로하여 상기 물질층을 식각하는 공정과, 상기 SOG 막패턴을 제거함으로써 미세선폭의 물질층패턴을 형성하는 공정을 포함하는 반도체소자의 미세패턴 형성방법.
  2. 제1항에 있어서, 상기 수분증발방지막은 절연막으로 형성되는 것을 특징으로하는 반도체소자의 미세패턴 형성방법.
  3. 제1항에 있어서, 상기 언더컷의 깊이는 상기 SOG 막의 과도식각시간으로 결정되는 것을 특징으로하는 반도체소자의 미세패턴 형성방법.
  4. 제1항에 있어서, 상기 SOG 막 식각공정은 상기 물질층과의 식각선택비 차이를 이용한 식각공정으로 실시되는 것을 특징으로하는 반도체소자의 미세패턴 형성방법.
  5. 반도체기판 상부에 물질층을 형성하고 전체표면상부를 평탄화시키는 SOG 막을 형성하는 공정과, 상기 SOG 막 상부에 수분증발방지막을 형성하는 공정과, 상기 수분증발방지막 상부에 물질층패턴을 형성하기위한 마스크를 이용하여 노광 및 현상공정으로 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 마스크로하여 상기 수분증발방지막을 건식 식각하여 측벽에 폴리머가 생성되는 공정과, 상기 제1감광막패턴을 마스크로하여 상기 물질층과의 식각선택비 차이를 이용한 건식식각공정으로 상기 SOG 막을 식각하되, 상기 SOG 막을 과도식각하여 수분증발방지막 하부로 상기 SOG 막이 일정두께 측면식각되어 언더컷이 생성되는 공정과, 상기 제1감광막패턴을 제거하는 공정과, 전체표면상부에 제2감광막을 도포하는 공정과, 전면식각공정으로 상기 언더컷에만 제2감광막을 남기는 공정과, 상기 수분증발방지막을 제거하는 공정과, 상기 SOG 막패턴을 제거함으로써 미세선폭의 제2감광막패턴을 형성하는 공정과, 상기 제2감광막패턴을 마스크로하여 상기 물질층을 식각하는 공정과, 상기 제2감광막패턴을 제거하여 미세선폭의 물질층패턴을 형성하는 공정을 포함하는 반도체소자의 미세패턴 형성방법.
  6. 제5항에 있어서, 상기 수분증발방지막은 절연막으로 형성되는 것을 특징으로하는 반도체소자의 미세패턴 형성방법.
  7. 제5항에 있어서, 상기 언더컷의 깊이는 상기 SOG 막의 과도식각시간으로 결정되는 것을 특징으로하는 반도체소자의 미세패턴 형성방법.
  8. 제5항에 있어서, 상기 SOG 막 식각공정은 상기 물질층과의 식각선택비 차이를 이용한 식각공정으로 실시되는 것을 특징으로하는 반도체소자의 미세패턴 형성방법.
  9. 제5항에 있어서, 상기 제2감광막패턴은 상기 언더컷의 깊이로 결정되는 것을 특징으로하는 반도체소자의 미세패턴 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950048039A 1995-12-08 1995-12-08 반도체 소자의 미세패턴 형성방법 KR0172799B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048039A KR0172799B1 (ko) 1995-12-08 1995-12-08 반도체 소자의 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048039A KR0172799B1 (ko) 1995-12-08 1995-12-08 반도체 소자의 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR970048995A true KR970048995A (ko) 1997-07-29
KR0172799B1 KR0172799B1 (ko) 1999-03-20

Family

ID=19438807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048039A KR0172799B1 (ko) 1995-12-08 1995-12-08 반도체 소자의 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR0172799B1 (ko)

Also Published As

Publication number Publication date
KR0172799B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
US7358140B2 (en) Pattern density control using edge printing processes
KR960035802A (ko) 미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법
KR970048995A (ko) 반도체소자의 미세패턴 형성방법
KR980005543A (ko) 반도체 소자의 금속 배선 형성방법
KR0122508B1 (ko) 미세콘택홀 형성방법
KR970023809A (ko) 미세 접촉창 형성방법
KR960006564B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR970016758A (ko) 중합체(polymer)를 이용한 미세패턴 형성방법
KR950025913A (ko) 반도체소자의 미세패턴 형성방법
KR970052202A (ko) 반도체소자의 미세콘택 형성방법
KR970003559A (ko) 반도체 소자의 미세 패턴 형성 방법
KR950021063A (ko) 반도체 소자의 스텝 커버리지(Step coverage) 향상방법
KR940004836A (ko) 반도체소자의 콘택홀 형성방법
KR960019517A (ko) 반도체 소자의 콘택 홀 제조방법
KR960035807A (ko) 반도체 소자의 콘택홀 형성방법
KR980003891A (ko) 노광용 정렬 키 제조방법
KR970052761A (ko) 반도체소자의 패턴 형성방법
KR960005792A (ko) 미세 콘택 형성 방법
KR950021548A (ko) 반도체 메모리장치의 커패시터 및 이의 제조방법
KR950021680A (ko) 표면적 증대로 높은 커플링을 갖는 플래쉬 이이피롬 및 그 제조방법
KR940016920A (ko) 저부게이트 박막트랜지스터 제조방법
KR960026300A (ko) 미세 패턴 제조방법
KR940007986A (ko) 반도체장치의 제조방법
KR970051897A (ko) 반도체장치의 제조방법
KR970003466A (ko) 반도체소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee