KR970030850A - Pmos 단일 다결정 비휘발성 메모리 구조체 - Google Patents

Pmos 단일 다결정 비휘발성 메모리 구조체 Download PDF

Info

Publication number
KR970030850A
KR970030850A KR1019960057793A KR19960057793A KR970030850A KR 970030850 A KR970030850 A KR 970030850A KR 1019960057793 A KR1019960057793 A KR 1019960057793A KR 19960057793 A KR19960057793 A KR 19960057793A KR 970030850 A KR970030850 A KR 970030850A
Authority
KR
South Korea
Prior art keywords
memory cell
diffusion region
gate
type
channel
Prior art date
Application number
KR1019960057793A
Other languages
English (en)
Other versions
KR100306670B1 (ko
Inventor
티 창 샹데
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/560,249 external-priority patent/US5736764A/en
Priority claimed from US08/577,405 external-priority patent/US5841165A/en
Priority claimed from US08/744,699 external-priority patent/US5761121A/en
Application filed filed Critical
Publication of KR970030850A publication Critical patent/KR970030850A/ko
Application granted granted Critical
Publication of KR100306670B1 publication Critical patent/KR100306670B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

본 발명은 메모리 셀, 특히 P채널 단일 다결정 메모리 셀에 관한 것으로서, P+형 소스와 P+형 드레인 영역을 가지며, 이 사이에 걸쳐 있는 채널이 N형 우물에 형성되고, 폴리실리콘 플로팅 게이트의 위에 위치하는 것은 얇은 산화물층에 의해 N형 우물로부터 분리되고, P형 확산 영역은 플로팅 게이트의 아래에 위치하는 N형 우물의 일부분에 형성되며, 플로팅 게이트에 정전 결합되고, 이 P형 확산 영역내에 셀에 대한 제어 게이트로서 가능하는 N형 확산 영역이 위치하고, 제어 게이트로부터 N형 우물로의 전류 경로를 형성하지 않고 N형 우물에 인가되는 전압보다 큰 전압이 제어 게이트에 인가될 수 있도록 P형 확산 영역은 N형 우물로부터 제어 게이트를 전기적으로 절연시키고, 프로그래밍은 P+형 드레인 영역으로부터 플로팅 게이트로의 전자 터널링을 유도하기 위하여 제어 게이트를 경유하여 플로팅 게이트에 충분한 전압을 결합시키는 동시에 소스와 드레인 영역에 바이어스를 인가함으로써 프로그래밍이 달성되는 것을 특징으로 한다.

Description

PMOS 단일 다결정 비휘발성 메모리 구조체
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 PMOS 단일 다결정 EEPROM 셀의 평면도.

Claims (17)

  1. N형 우물에 형성된 P+형 드레인과 P+형 소스; 상기 소스와 드레인 사이에 걸쳐 있는 채널; 상기 채널 위에 위치하는 플로팅 게이트; 상기 N형 우물에 형성되고, 상기 플로팅 게이트의 제1부분 아래에 위치하며, P채널 비휘발성 메모리 셀의 제어 게이트로서 가능하는 제1확산 영역; 및 상기 N형 우물에 형성되고, 상기 플로팅 이트의 제2부분 아래에 위치하며, 상기 셀의 소거 게이트로서 가능하는 제2확산 영역을 포함하는 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
  2. 제1항에 있어서, 상기 메모리 셀은 드레인으로부터 플로팅 게이트로의 전자 터널링과 상기 드레인에 가장 가까운 채널의 일부분으로부터 상기 플로팅 게이트로의 열전자의 주입에 의해 프로그램 되는 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
  3. 제2항에 있어서, 상기 메모리 셀은 상기 드레인에 -6.5V의 제1전압을 인가하고, 상기 제어 게이트에 10V를 인가하고, 상기 소스를 플로팅 전위에 결합하며, 상기 N형 우물을 접지시킴으로써 프로그램 되는 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
  4. 제1항에 있어서, 상기 메모리 셀은 상기 플로팅 게이트로부터 상기 소거 게이트로의 전자 터널링에 의해 소거 되는 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
  5. 제4항에 있어서, 상기 메모리 셀은 상기 제어 게이트에 -6.5V의 전압을 인가하고, 상기 소거 게이트에 8V의 전압을 인가하고, 상기 소스, 상기 드레인 및 상기 N형 우물을 플로팅 전위에 결합함으로써 소거되는 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
  6. 제1항에 있어서, 상기 제어 게이트는 N형인 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
  7. 제1항에 있어서, 상기 소거 게이트는 P형인 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
  8. 제1항에 있어서, 상기 소거 게이트는 N형인 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
  9. 제1항에 있어서, 상기 N형 우물에 형성되며, 상기 소거 게이트와는 반대인 도전형의 제3확산 영역을 더 포함하고, 상기 소거 게이트는 상기 제3확산 영역이 상기 소거 게이트를 상기 N형 우물로부터 전기적으로 분리하도록 상기 제3확산 영역내에 형성되는 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
  10. 제9항에 있어서, 상기 제3확산 영역은 P형인 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
  11. 제9항에 있어서, 상기 제3확산 영역은 N형인 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
  12. 제1항에 있어서, 상기 N형 우물에 형성되며, 상기 제어 게이트와는 반대인 도전형의 제3확산 영역을 더 포함하고, 상기 제어 게이트는 상기 제3확산 영역이 상기 제어 게이트를 상기 N형 우물로부터 전기적으로 분리하도록 상기 제3확산 영역내에 형성되는 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
  13. 제12항에 있어서, 상기 제3확산 영역은 P형인 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
  14. 제9항에 있어서, 상기 N형 우물에 형성되며, 상기 제어 게이트와는 반대인 도전형의 제4확산 영역을 더 포함하고, 상기 제어 게이트는 상기 제4확산 영역이 상기 제어 게이트를 상기 N형 우물로부터 전기적으로 분리하도록 상기 제4확산 영역내에 형성되는 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
  15. 제13항에 있어서, 상기 제4확산 영역은 P형인 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
  16. 제13항에 있어서, 상기 제3확산 영역은 N형인 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
  17. 제13항에 있어서, 상기 제3확산 영역은 P형인 것을 특징으로 하는 P채널 비휘발성 메모리 셀.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960057793A 1995-11-21 1996-11-21 Pmos단일다결정비휘발성메모리구조체 KR100306670B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US08/560,279 1995-11-21
US08/560,249 US5736764A (en) 1995-11-21 1995-11-21 PMOS flash EEPROM cell with single poly
US08/560,249 1995-11-21
US08/577,405 US5841165A (en) 1995-11-21 1995-12-22 PMOS flash EEPROM cell with single poly
US08/577,405 1995-12-22
US08/744,699 US5761121A (en) 1996-10-31 1996-10-31 PMOS single-poly non-volatile memory structure
US08/744,699 1996-10-31

Publications (2)

Publication Number Publication Date
KR970030850A true KR970030850A (ko) 1997-06-26
KR100306670B1 KR100306670B1 (ko) 2001-12-17

Family

ID=27415820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960057793A KR100306670B1 (ko) 1995-11-21 1996-11-21 Pmos단일다결정비휘발성메모리구조체

Country Status (5)

Country Link
EP (1) EP0776049B1 (ko)
JP (1) JP2951605B2 (ko)
KR (1) KR100306670B1 (ko)
AT (1) ATE196036T1 (ko)
DE (2) DE69610062T2 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965142B2 (en) 1995-03-07 2005-11-15 Impinj, Inc. Floating-gate semiconductor structures
US5912842A (en) * 1995-11-14 1999-06-15 Programmable Microelectronics Corp. Nonvolatile PMOS two transistor memory cell and array
US5986931A (en) * 1997-01-02 1999-11-16 Caywood; John M. Low voltage single CMOS electrically erasable read-only memory
US6201732B1 (en) 1997-01-02 2001-03-13 John M. Caywood Low voltage single CMOS electrically erasable read-only memory
US6054732A (en) * 1997-02-11 2000-04-25 Texas Instruments Incorporated Single polysilicon flash EEPROM with low positive programming and erasing voltage and small cell size
US5896315A (en) * 1997-04-11 1999-04-20 Programmable Silicon Solutions Nonvolatile memory
FR2767219B1 (fr) * 1997-08-08 1999-09-17 Commissariat Energie Atomique Dispositif memoire non volatile programmable et effacable electriquement compatible avec un procede de fabrication cmos/soi
US6404006B2 (en) 1998-12-01 2002-06-11 Vantis Corporation EEPROM cell with tunneling across entire separated channels
US6214666B1 (en) 1998-12-18 2001-04-10 Vantis Corporation Method of forming a non-volatile memory device
US6282123B1 (en) 1998-12-21 2001-08-28 Lattice Semiconductor Corporation Method of fabricating, programming, and erasing a dual pocket two sided program/erase non-volatile memory cell
US6232631B1 (en) 1998-12-21 2001-05-15 Vantis Corporation Floating gate memory cell structure with programming mechanism outside the read path
US6294810B1 (en) 1998-12-22 2001-09-25 Vantis Corporation EEPROM cell with tunneling at separate edge and channel regions
US6294809B1 (en) 1998-12-28 2001-09-25 Vantis Corporation Avalanche programmed floating gate memory cell structure with program element in polysilicon
US6215700B1 (en) * 1999-01-07 2001-04-10 Vantis Corporation PMOS avalanche programmed floating gate memory cell structure
US5999449A (en) * 1999-01-27 1999-12-07 Vantis Corporation Two transistor EEPROM cell using P-well for tunneling across a channel
US6294811B1 (en) 1999-02-05 2001-09-25 Vantis Corporation Two transistor EEPROM cell
US6326663B1 (en) 1999-03-26 2001-12-04 Vantis Corporation Avalanche injection EEPROM memory cell with P-type control gate
US6172392B1 (en) * 1999-03-29 2001-01-09 Vantis Corporation Boron doped silicon capacitor plate
US6424000B1 (en) 1999-05-11 2002-07-23 Vantis Corporation Floating gate memory apparatus and method for selected programming thereof
EP1096575A1 (en) 1999-10-07 2001-05-02 STMicroelectronics S.r.l. Non-volatile memory cell with a single level of polysilicon and corresponding manufacturing process
EP1091408A1 (en) * 1999-10-07 2001-04-11 STMicroelectronics S.r.l. Non-volatile memory cell with a single level of polysilicon
US6222764B1 (en) * 1999-12-13 2001-04-24 Agere Systems Guardian Corp. Erasable memory device and an associated method for erasing a memory cell therein
DE10136582A1 (de) 2001-07-27 2003-02-27 Micronas Gmbh Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers sowie nichtflüchtiger Halbleiterspeicher
US6664909B1 (en) 2001-08-13 2003-12-16 Impinj, Inc. Method and apparatus for trimming high-resolution digital-to-analog converter
CN1669155A (zh) * 2002-05-09 2005-09-14 伊皮杰有限公司 伪非易失性直接隧穿浮栅器件
US7221596B2 (en) 2002-07-05 2007-05-22 Impinj, Inc. pFET nonvolatile memory
US6950342B2 (en) 2002-07-05 2005-09-27 Impinj, Inc. Differential floating gate nonvolatile memories
JP2004200553A (ja) 2002-12-20 2004-07-15 Fujitsu Ltd 半導体装置及びその製造方法
US20050145924A1 (en) * 2004-01-07 2005-07-07 I-Sheng Liu Source/drain adjust implant
US7078761B2 (en) * 2004-03-05 2006-07-18 Chingis Technology Corporation Nonvolatile memory solution using single-poly pFlash technology
US7283390B2 (en) 2004-04-21 2007-10-16 Impinj, Inc. Hybrid non-volatile memory
US8111558B2 (en) 2004-05-05 2012-02-07 Synopsys, Inc. pFET nonvolatile memory
JP2005353984A (ja) 2004-06-14 2005-12-22 Seiko Epson Corp 不揮発性記憶装置
JP2006202834A (ja) * 2005-01-18 2006-08-03 Seiko Epson Corp 半導体記憶装置および半導体記憶装置の製造方法
US7257033B2 (en) 2005-03-17 2007-08-14 Impinj, Inc. Inverter non-volatile memory cell and array system
US7679957B2 (en) 2005-03-31 2010-03-16 Virage Logic Corporation Redundant non-volatile memory cell
JP2006344735A (ja) * 2005-06-08 2006-12-21 Seiko Epson Corp 半導体装置
US7348621B2 (en) * 2006-02-10 2008-03-25 Micrel, Inc. Non-volatile memory cells
JP4622902B2 (ja) * 2006-03-17 2011-02-02 セイコーエプソン株式会社 不揮発性半導体記憶装置
KR100744139B1 (ko) 2006-06-28 2007-08-01 삼성전자주식회사 단일 게이트 구조를 가지는 ｅｅｐｒｏｍ 및 그 동작 방법
US8122307B1 (en) 2006-08-15 2012-02-21 Synopsys, Inc. One time programmable memory test structures and methods
US7719896B1 (en) 2007-04-24 2010-05-18 Virage Logic Corporation Configurable single bit/dual bits memory
JP2009239161A (ja) * 2008-03-28 2009-10-15 Genusion Inc 不揮発性半導体記憶装置及びその使用方法
US7894261B1 (en) 2008-05-22 2011-02-22 Synopsys, Inc. PFET nonvolatile memory
US8958245B2 (en) 2010-06-17 2015-02-17 Ememory Technology Inc. Logic-based multiple time programming memory cell compatible with generic CMOS processes
US8355282B2 (en) * 2010-06-17 2013-01-15 Ememory Technology Inc. Logic-based multiple time programming memory cell
US9042174B2 (en) 2010-06-17 2015-05-26 Ememory Technology Inc. Non-volatile memory cell
JP5238859B2 (ja) * 2011-07-29 2013-07-17 株式会社Ｇｅｎｕｓｉｏｎ 不揮発性半導体記憶装置およびその読み書き制御方法
JP2013102119A (ja) * 2011-11-07 2013-05-23 Ememory Technology Inc 不揮発性メモリーセル
JP2013187534A (ja) * 2012-03-08 2013-09-19 Ememory Technology Inc 消去可能プログラマブル単一ポリ不揮発性メモリ
US9236453B2 (en) * 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404577A (en) * 1980-06-30 1983-09-13 International Business Machines Corp. Electrically alterable read only memory cell
DE3029539A1 (de) * 1980-08-04 1982-03-11 Deutsche Itt Industries Gmbh, 7800 Freiburg Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle
JPS63166A (ja) * 1986-06-19 1988-01-05 Toshiba Corp 不揮発性半導体記憶装置
IT1198109B (it) * 1986-11-18 1988-12-21 Sgs Microelettronica Spa Cella di memoria eeprom a singolo livello di polisilicio con zona di ossido di tunnel
JP2686450B2 (ja) * 1988-03-30 1997-12-08 セイコーインスツルメンツ株式会社 半導体不揮発性メモリ
KR920001402B1 (ko) * 1988-11-29 1992-02-13 삼성전자 주식회사 불휘발성 반도체 기억소자
DE69032937T2 (de) * 1990-07-24 1999-06-17 St Microelectronics Srl Verfahren zur Herstellung einer N-Kanal-EPROM-Zelle mit einer einzigen Polysiliziumschicht

Also Published As

Publication number Publication date
ATE196036T1 (de) 2000-09-15
DE69610062T2 (de) 2001-05-03
JP2951605B2 (ja) 1999-09-20
JPH1070203A (ja) 1998-03-10
DE776049T1 (de) 1998-03-05
KR100306670B1 (ko) 2001-12-17
DE69610062D1 (de) 2000-10-05
EP0776049A1 (en) 1997-05-28
EP0776049B1 (en) 2000-08-30

Similar Documents

Publication Publication Date Title
KR970030850A (ko) Pmos 단일 다결정 비휘발성 메모리 구조체
US5761121A (en) PMOS single-poly non-volatile memory structure
US5301150A (en) Flash erasable single poly EPROM device
US6144586A (en) Methods of erasing a memory device and a method of programming a memory device for low-voltage and low-power applications
EP0463623B1 (en) Nonvolatile semiconductor memory circuit
US6115287A (en) Nonvolatile semiconductor memory device using SOI
US5742542A (en) Non-volatile memory cells using only positive charge to store data
US5212541A (en) Contactless, 5v, high speed eprom/flash eprom array utilizing cells programmed using source side injection
TW285777B (en) PMOS flash EEPROM cell with single poly
DE69613947T2 (de) Durch heisse Elektroneninjektion programmierbare und durch Tunneleffekt löschbare PMOS-Speicherzelle
US20030071301A1 (en) Method for erasing a nonvolatile memory cell formed in a body region of a substrate
US5498559A (en) Method of making a nonvolatile memory device with five transistors
US5844271A (en) Single layer polycrystalline silicon split-gate EEPROM cell having a buried control gate
US6653682B1 (en) Non-volatile electrically alterable semiconductor memory device
US6363012B1 (en) Method for improved programming efficiency in flash memory cells
KR20100078535A (ko) 반도체 메모리 셀 및 반도체 메모리 셀 제조 방법, 반도체 메모리 셀의 동작 방법
US7088623B2 (en) Non-volatile memory technology suitable for flash and byte operation application
JPH06302828A (ja) 半導体不揮発性記憶装置
JPH05304301A (ja) 不揮発性半導体メモリセルの書き換え方式
US6850440B2 (en) Method for improved programming efficiency in flash memory cells
US7969790B2 (en) Method of erasing an NVM cell that utilizes a gated diode
JPH05110108A (ja) Ｅｐｒｏｍ
JP3422812B2 (ja) 不揮発性半導体メモリセルの書き換え方式
KR20010036790A (ko) 플래쉬 메모리소자 및 그 제조방법
JPH0151068B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050502

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee