KR970030574A - 읽기 포트가 없는 카운터를 테스트하는 방법 - Google Patents

읽기 포트가 없는 카운터를 테스트하는 방법 Download PDF

Info

Publication number
KR970030574A
KR970030574A KR1019950043527A KR19950043527A KR970030574A KR 970030574 A KR970030574 A KR 970030574A KR 1019950043527 A KR1019950043527 A KR 1019950043527A KR 19950043527 A KR19950043527 A KR 19950043527A KR 970030574 A KR970030574 A KR 970030574A
Authority
KR
South Korea
Prior art keywords
counter
register
bit
control
under
Prior art date
Application number
KR1019950043527A
Other languages
English (en)
Other versions
KR0177749B1 (ko
Inventor
박종화
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950043527A priority Critical patent/KR0177749B1/ko
Publication of KR970030574A publication Critical patent/KR970030574A/ko
Application granted granted Critical
Publication of KR0177749B1 publication Critical patent/KR0177749B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31702—Testing digital circuits including elements other than semiconductor transistors, e.g. biochips, nanofabrics, mems, chips with magnetic elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 회로의 카운터회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
읽기 포트가 없어서 테스트가 불가능한 카운터의 경우에도 테스트할 수 있는 레지스터 테스트방법을 제공함에 있다.
3. 발명의 해결방법의 요지
읽기 포트가 없는 카운터를 테스트하는 레지스터 테스트방법에 있어서; 상기 카운터와 접속된 제1레지스터에 상기 카운터의 비트별 동작성을 확인하기 위해 비교비트를 기입하는 과정과, 제1조건레지스터의 제어를 받아 상기 비교비트를 상기 카운터에 로드한 후 제2조건레지스터의 제어를 받아 상기 카운터와 접속된 제2레지스터를 읽어서 확인하는 과정과, 제3조건레지스터의 제어를 받아 상기 카운터의 클럭을 한번 발생시킨 후 상기 제2레지스터를 통해 상기 비교비트가 1비트 감소되었는지 확인하는 과정으로 이루어짐을 특징으로 한다.
4. 발명의 증요한 용도
카운터에 적합하게 사용된다.

Description

읽기 포트가 없는 카운터를 테스트하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도와 제2b도는 본 발명에 따라 구성된 읽기 포트가 없는 카운터를 테스트하기 위한 주변회로의 개념도와, 조건레지스터의 개념도.

Claims (3)

  1. 읽기 포트가 없는 카운터를 테스트하는 레지스터 테스트방법에 있어서; 상기 카운터와 접속된 제1레지스터에 상기 카운터의 비트별 동작성을 확인하기 위해 비교비트를 기입하는 과정과, 제1조건레지스터의 제어를 받아 상기 비교비트를 상기 카운터에 로드한 후 제2조건레지스터의 제어를 받아 상기 카운터와 접속된 제2레지스터를 읽어서 확인하는 과정과, 제3조건레지스터의 제어를 받아 상기 카운터의 클럭을 한번 발생시킨 후 상기 제2레지스터를 통해 상기 비교비트가 1비트 감소되었는지 확인하는 과정으로 이루어짐을 특징으로 하는 레지스터 테스트방법.
  2. 제1항에 있어서, 상기 제1~제3건조레지스터는 1비트이고, 테스트 과정을 제어하기 위한 레지스터 비트임을 특징으로 하는 레지스터 테스트방법.
  3. 제1항에 있어서, 상기 과정들을 반복하여 수행함으로써 상기 카운터의 모든 비트를 테스트할 수 있음을 특징으로 하는 레지스터 테스트방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950043527A 1995-11-24 1995-11-24 읽기 포트가 없는 카운터를 테스트하는 방법 KR0177749B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950043527A KR0177749B1 (ko) 1995-11-24 1995-11-24 읽기 포트가 없는 카운터를 테스트하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950043527A KR0177749B1 (ko) 1995-11-24 1995-11-24 읽기 포트가 없는 카운터를 테스트하는 방법

Publications (2)

Publication Number Publication Date
KR970030574A true KR970030574A (ko) 1997-06-26
KR0177749B1 KR0177749B1 (ko) 1999-04-15

Family

ID=19435596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043527A KR0177749B1 (ko) 1995-11-24 1995-11-24 읽기 포트가 없는 카운터를 테스트하는 방법

Country Status (1)

Country Link
KR (1) KR0177749B1 (ko)

Also Published As

Publication number Publication date
KR0177749B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
JP3548126B2 (ja) マルチポート・メモリをテストするための方法および装置
KR960042082A (ko) 매립 논리 회로 검사 시스템 및 그 검사 방법과 집적 회로 칩
KR900002331A (ko) 메모리 장치
KR950020755A (ko) 일치 검출 회로를 갖고 있는 반도체 메모리 디바이스 및 테스트 방법
KR960035042A (ko) 다수의 메모리를 검사하기 위한 비스트(bist) 검사기 및 검사 방법
KR910005321A (ko) 반도체 기억장치
US6480019B2 (en) Multiple voted logic cell testable by a scan chain and system and method of testing the same
DE2963191D1 (en) Programmable computer comprising means for checking the error-correcting circuits
US20020071334A1 (en) Testing of high speed DDR interface using single clock edge triggered tester data
JPH04178580A (ja) 半導体メモリの故障自己診断装置
KR970051415A (ko) 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법
KR970012691A (ko) 병렬 테스트로 내부의 어드레스들을 제어하기 위한 스위칭 회로를 가지는 반도체 메모리 장치
KR970030574A (ko) 읽기 포트가 없는 카운터를 테스트하는 방법
US20020078400A1 (en) Self-test with split, asymmetric controlled driver output stage
DE69030209D1 (de) Durch Ereigniss befähigte Prüfarchitektur für integrierte Schaltungen
KR910008568A (ko) 퍼스널 컴퓨터 패리티 체크 시스템
KR100449271B1 (ko) 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법
SU1105944A1 (ru) Запоминающее устройство с самоконтролем
KR960006008A (ko) 병렬 테스트 회로를 포함한 메모리 소자
KR960024424A (ko) 롬(rom) 소자 테스트 방법 및 시스템
KR970067378A (ko) 동기식 반도체 메모리 장치
KR920001291A (ko) 컴퓨터 시스템의 보드 테스트용 툴(tool)
JPS5896260A (ja) Ｉｃメモリ試験方式
KR20020058935A (ko) 바운더리 스캔을 이용하여 넌 바운더리 스캔 램의테스팅을 위한 비스트 회로
KR910014952A (ko) 셀프체크회로부착 패턴메모리회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051007

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee