KR970029819A - 클럭 스큐 제거장치 - Google Patents
클럭 스큐 제거장치 Download PDFInfo
- Publication number
- KR970029819A KR970029819A KR1019950042351A KR19950042351A KR970029819A KR 970029819 A KR970029819 A KR 970029819A KR 1019950042351 A KR1019950042351 A KR 1019950042351A KR 19950042351 A KR19950042351 A KR 19950042351A KR 970029819 A KR970029819 A KR 970029819A
- Authority
- KR
- South Korea
- Prior art keywords
- series
- inverter
- clock skew
- integrated circuit
- present
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
본 발명은 클럭 스큐 제거 장치에 관한 것으로서 특히 반도체 집적회로에서 신호간에 발생하는 레이스 컨디션을 제거하는 클럭 스큐 제거장치에 관한 것이다. 본 발명의 목적을 달성하기 위하여 매스터 클럭 신호를 입력으로하고 직렬로 연결되는 제1, 제2, 제3 인버터, 매스터 클럭 신호를 입력으로하고 직렬로 연결되는 제4, 제5, 제6, 제7 인버터, 제1 인버터 출력단자를 제7 인버터의 입력단자로 연결시키고 상기 제2 인버터 출력단자를 제6 인버터의 입력 단자로 연결시키는 것을 특징으로 한다. 상술한 바와 같이 본 발명에 의하면, 반도체 직접 회로에서 신호간에 발생되는 레이스 컨디션을 제거해 줌으로서 집적 회로의 오동작을 방지하고 동작의 신뢰성을 향상시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 클럭 스큐 제거 회로를 도시한 것이다.
제4도 제3의 출력 파형도를 도시한 것이다.
Claims (1)
- 매스터 클럭 신호를 각각 클럭 신호 및 클럭바 신호로 발생하는 클럭 발생 장치에 있어서, 상기 매스터 클럭 신호를 입력으로 하고 직렬로 연결되는 제1, 제2, 제3 인버터; 상기 매스터 클럭 신호를 입력으로하고 직렬로 연결되는 제4, 제5, 제6, 제7 인버터; 상기 제1 인버터 출력 단자를 상기 제7 인버터의 입력 단자라 연결시키고 상기 제2 인버터 출력 단자를 상기 제6 인버터의 입력 단자로 연결시키는 것을 특징으로 하는 클럭 스큐 제거 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042351A KR0175026B1 (ko) | 1995-11-20 | 1995-11-20 | 클럭 스큐 제거 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042351A KR0175026B1 (ko) | 1995-11-20 | 1995-11-20 | 클럭 스큐 제거 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970029819A true KR970029819A (ko) | 1997-06-26 |
| KR0175026B1 KR0175026B1 (ko) | 1999-04-01 |
Family
ID=19434778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950042351A KR0175026B1 (ko) | 1995-11-20 | 1995-11-20 | 클럭 스큐 제거 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0175026B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101005265B1 (ko) * | 2004-01-28 | 2011-01-04 | 삼성전자주식회사 | 레이스 컨디션 문제를 묵인하는 디지털 회로 |
-
1995
- 1995-11-20 KR KR1019950042351A patent/KR0175026B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0175026B1 (ko) | 1999-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920000072A (ko) | 반도체 집적회로 | |
| KR940010463A (ko) | 저(low)전압 전력 공급원상에서 동작하는 전하 펌프 | |
| KR860002870A (ko) | 집적회로 장치 | |
| KR860001637A (ko) | 주파수 변환회로 | |
| KR950009450A (ko) | 데이타 동기 시스템 및 방법 | |
| KR890006010A (ko) | Fm 라디오 수신기 | |
| KR920007341A (ko) | Ecl 신호를 cmos신호로 변환시키는 방법 및 장치 | |
| KR870009528A (ko) | 버퍼회로 | |
| KR890011209A (ko) | 듀일 슬로프 파형 발생회로 | |
| JPS5511625A (en) | Multiplying device | |
| KR920015364A (ko) | 출력 버퍼회로 | |
| KR870009387A (ko) | 반도체 대규모 집적회로 | |
| KR890004496A (ko) | 반도체 집적회로 | |
| KR970029819A (ko) | 클럭 스큐 제거장치 | |
| KR930018849A (ko) | 아날로그 키방식의 더블키 입력 검출회로 | |
| KR850006902A (ko) | 전압레벨 검출회로 | |
| ES454308A1 (es) | Una etapa de potencia mas perfeccionada para generar senalesde reloj de doble fase sin solape. | |
| KR950024433A (ko) | 데이타 출력 회로 및 반도체 기억 장치 | |
| KR850000153A (ko) | 펄스발생회로 | |
| KR850007149A (ko) | 어드레스천이 검지회로 | |
| ATE480046T1 (de) | Schaltung zur erzeugung eines invertierten digitalen signals mit minimaler zeitverzögerung zwischen originalsignal und dem invertierten signal | |
| KR970022730A (ko) | 고속 가산 회로 | |
| KR970055526A (ko) | 하프-전원단자전압 발생회로 | |
| KR960002803A (ko) | 반도체 집적회로 | |
| KR920017354A (ko) | 엣지 검출 기능을 갖는 펄스 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |