KR970028943A - 입력 및 출력 인터페이스를 위한 클럭동기 제어회로 - Google Patents

입력 및 출력 인터페이스를 위한 클럭동기 제어회로 Download PDF

Info

Publication number
KR970028943A
KR970028943A KR1019950042954A KR19950042954A KR970028943A KR 970028943 A KR970028943 A KR 970028943A KR 1019950042954 A KR1019950042954 A KR 1019950042954A KR 19950042954 A KR19950042954 A KR 19950042954A KR 970028943 A KR970028943 A KR 970028943A
Authority
KR
South Korea
Prior art keywords
clock
output
input
external
flip
Prior art date
Application number
KR1019950042954A
Other languages
English (en)
Other versions
KR0154802B1 (ko
Inventor
조성래
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950042954A priority Critical patent/KR0154802B1/ko
Publication of KR970028943A publication Critical patent/KR970028943A/ko
Application granted granted Critical
Publication of KR0154802B1 publication Critical patent/KR0154802B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 디지탈 신호 처리기와 외부 장치인 입력 또는 출력장치와의 인터페이스를 위한 클럭동기 제어회로에 관한 것이다.
디지탈 신호 처리기(100)와 외부장치들중 선택된 외부장치와 데이타 전송시 그 선택될 외부장치를 나타내는 선택제어신호만이 하이논리값을 갖고, 나머지 선택제어신호들은 모두 로우논리값을 갖게되는 다수의 선택제어 신호들(SEL0~SEL3)을 수신하여 다수의 선택제어신호들(SEL0~SEL3)이 모두 로우논리값을 가질때 클럭동기 제어회로의 출력인 제1클럭(EXCK)은 하이논리값을 출력하는 클럭동기부(210), 중앙처리장치(20)의 명령 디코더(22)에서 출력하는 다수의 외부장치 선택신호들중 선택될 외부장치를 나타내는 선택신호(EX-0)를 수신하여 이를 반전시킨 신호와 다수의 선택제어신호들(SEL0~SEL3)중 선택될 외부장치를 나타내는 선택제어 신호(SEL0)를 제외하고 나머지 선택제어신호들(SEL1∼SEL3)을 수신하여 이들을 부정논리합하는 다수의 부정논리합수단들(220), 입력단(D), 클럭단(C) 및 출력단(Q)을 가지며, 클럭단(C)은 외부장치들의 동작 클럭인 각각의 외부클럭(EX-0~EX-3)에 연결되고 입력단(D)은 부정논리합수단들(220)중 선택될 외부장치를 나타내는 선택신호(EX-0)를 수신하는 부정논리합수단(221)의 출력에 연결되어 그 각각의 외부클럭(EX-0~EX-3)에 동기되어 입력단(D)에 입력된 데이타를 출력단(Q)으로 출력하는 다수의 플립플롭들(230), 입력부(I), 출력부(O) 및 인에이블단(EN)을 가지며, 입력부(I)는 플립플롭들(230)중 각각의 플립플롭의 클럭단(C)에 연결된 각각의 외부클럭과 동일한 외부클럭을 입력하고, 인에블단(EN)은 플립플롭들의 각각의 출력단(Q)에 연결되고, 각각의 출력부(O)는 공통으로 연결되어 인에블단(EN)에 입력된 논리값에 따라 제1클럭(EXCK)을 출력하는 다수의 스위치들(S0~S3)로 구성된 스위치수단(240)으로 구성된다.

Description

입력 및 출력 인터페이스를 위한 클럭동기 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 8 입력 및 출력 인터페이스를 위한 클럭동기 제어회로.

Claims (5)

  1. 서로 상이한 외부클럭들로 동작하는 다수의 외부장치들과 상기의 외부장치들중 선택된 외부장치와 데이타 전송시 그 선택된 외부장치의 외부클럭인 제1클럭으로 동작하고 데이타 전송시가 아닐때는 내부클럭으로 동작하는 중앙처리장치를 갖는 디지탈 신호 처리기에 있어서, 상기의 디지탈 신호 처리기와 상기의 외부장치들중 선택된 외부장치와 데이타 전송시 그 선택될 외부장치를 나타내는 선택제어신호만이 하이논리값을 갖고, 나머지 선택제어신호들은 모두 로우논리값을 갖게되는 다수의 선택제어신호들을 수신하여 상기의 다수의 선택제어 신호들이 모두 로우논리값을 가질때 상기의 제1클럭은 하이논리값을 출력하는 클럭동기부; 상기의 중앙처리장치의 명령디코더에서 출력하는 다수의 외부장치 선택신호들중 선택될 외부장치를 나타내는 선택신호를 수신하여 이를 반저시킨 신호와 상기의 다수의 선택제어신호들중 선택될 외부장치를 나타내는 선택제어신호를 제외하고 나머지 선택제어신호들을 수신하여 이들을 부정논리합하는 다수의 부정논리합수단들; 입력단, 클럭단 및 출력단을 가지며, 상기의 클럭단은 외부장치들의 동작 클럭인 각각의 외부클럭에 연결되고 상기의 입력단은 상기의 부정논리합수단들중 선택될 외부장치를 나타내는 선택신호를 수신하는 각각의 부정논리합수단의 출력에 연결되어 그 각각의 외부클럭에 동기되어 상기의 입력단에 입력된 데이타를 상기의 출력단으로 출력하는 다수의 플립플롭들; 입력부, 출력부 및 인에블단을 가지며, 상기의 입력부는 상기의 플립플롭들중 각각의 플립플롭의 클럭단에 연결된 각각의 외부클럭과 동일한 외부클럭을 입력하고, 상기의 인에이블단은 상기의 플립풀롭들의 각각의 출력단에 연결되고, 각각의 상기의 출력부는 공통으로 연결되어 상기의 인에이블단에 입력된논리값에 따라 상기의 제1클럭을 출력하는 다수의 스위치들로 구성된 스위치수단을 구비한 것을 특징으로 하는입력및 출력 인터페이스를 위한 클럭동기 제어회로.
  2. 제1항에 있어서, 상기의 클럭동기부는 상기의 다수의 선택제어신호들을 수신하여 이를 부정논리합하는 제1부정논리합수단; 입력부, 출력부 및 인에이블단을 가지며, 상기의 입력부는 하이논리값을 입력하고, 상기의 인에이블단은 상기의 제1부정논리합수단의 출력에 연결되고, 상기의 출력부는 상기의 제1클럭에 연결된 스위치를 구비한 것을 특징으로 하는 입력 및 출력 인터페이스를 위한 클럭동기 제어회로.
  3. 제1항 또는 제2항에 있어서, 상기의 스위치는 모스트랜지스터로 구성된 것을 특징으로 하는 입력 및 출력 인터페이스를 위한 클럭동기 제어회로.
  4. 제3항에 있어서, 상기의 모스트랜지스터는 앤모스트랜지스터인 것을 특징으로 하는 입력 및 출력 인터페이스를 위한 클럭동기 제어회로.
  5. 제1항에 있어서, 상기의 다수의 외부장치들중 그의 동작클럭인 외부클럭이 상기의 내부클럭과 동일한 경우 그러한 외부클럭이 상기의 플립플롭의 클럭단에 입력되는 플립플롭은 초기상태에서 출력이 하이논리값을 갖는 셋트플립플롭이고 그이외의 플립플롭들은 초기상태에서 출력이 로우논리값을 갖는 리셋트플립플롭인 것을 특징으로 하는 입력 및 출력 인터페이스를 위한 클럭동기 제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950042954A 1995-11-22 1995-11-22 입력 및 출력 인터페이스를 위한 클럭동기 제어회로 KR0154802B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950042954A KR0154802B1 (ko) 1995-11-22 1995-11-22 입력 및 출력 인터페이스를 위한 클럭동기 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950042954A KR0154802B1 (ko) 1995-11-22 1995-11-22 입력 및 출력 인터페이스를 위한 클럭동기 제어회로

Publications (2)

Publication Number Publication Date
KR970028943A true KR970028943A (ko) 1997-06-26
KR0154802B1 KR0154802B1 (ko) 1998-11-16

Family

ID=19435211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042954A KR0154802B1 (ko) 1995-11-22 1995-11-22 입력 및 출력 인터페이스를 위한 클럭동기 제어회로

Country Status (1)

Country Link
KR (1) KR0154802B1 (ko)

Also Published As

Publication number Publication date
KR0154802B1 (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
CN102484480B (zh) 数字至模拟转换装置与方法
US6184808B1 (en) Parallel-to-parallel converter including common multiple register
US20020135408A1 (en) Method and interface for glitch-free clock switching
KR900014970A (ko) 동기 회로
KR950009450A (ko) 데이타 동기 시스템 및 방법
KR870005389A (ko) 정보 기억장치
US6496050B2 (en) Selective modification of clock pulses
US10205454B2 (en) Glitch free asynchronous clock multiplexer
KR910017809A (ko) 디지탈 신호 프로세서
JPH0795013A (ja) エッジトリガ型フリップフロップ
KR970028943A (ko) 입력 및 출력 인터페이스를 위한 클럭동기 제어회로
CN114185397B (zh) 跨时钟域数据传输电路及方法
US4809302A (en) Clock injector circuit
CN111785309B (zh) 非型闪存接口电路的实现方法、电路、存储介质和终端
KR200155054Y1 (ko) 카운터 회로
US6457149B1 (en) Semiconductor integrated circuit and semiconductor integrated circuit test method
KR100210856B1 (ko) 음성 신호 인터페이스 회로
KR100278271B1 (ko) 클럭주파수분주장치
KR900019388A (ko) 스캔데이터 변환회로
KR910005335B1 (ko) 슬립 제어 회로
KR970002073B1 (ko) 파이프 라인 구조를 이용한 브이 엘 디 장치
KR950001466A (ko) 키보드 제어 회로
SU1642526A1 (ru) Устройство дл сдвига и преобразовани информации
KR100299141B1 (ko) 전송장비의 인터럽트 처리장치_
JP2002062948A (ja) クロック切換装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050607

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee