KR970024566A - 주파수에 대한 위상비교기 - Google Patents

주파수에 대한 위상비교기 Download PDF

Info

Publication number
KR970024566A
KR970024566A KR1019950036891A KR19950036891A KR970024566A KR 970024566 A KR970024566 A KR 970024566A KR 1019950036891 A KR1019950036891 A KR 1019950036891A KR 19950036891 A KR19950036891 A KR 19950036891A KR 970024566 A KR970024566 A KR 970024566A
Authority
KR
South Korea
Prior art keywords
flop
flip
output signal
frequency
pulse generator
Prior art date
Application number
KR1019950036891A
Other languages
English (en)
Other versions
KR0153044B1 (ko
Inventor
김영준
최호준
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950036891A priority Critical patent/KR0153044B1/ko
Publication of KR970024566A publication Critical patent/KR970024566A/ko
Application granted granted Critical
Publication of KR0153044B1 publication Critical patent/KR0153044B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/007—Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations
    • H03D13/008—Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations using transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 위상비교기는 주파수에 대한 것으로, 기준 주파수와 입력주파수가 모두 하이인 영역에서도 위상차를 정확하게 검출하기 위한 것이다. 이를 위하여 본 위상비교기는 입력되는 주파수(fV)를 클럭신호로 하는 제1플립플롭; 기준주파수(fR)을 클럭신호로 하고, 출력신호(Q)를 제1플립플롭의 입력신호로 제공하는 제2플립플롭; 제1플립플롭의 반전출력신호(/Q)와 기준주과수(fR)를 논리조합하여 제1플립플롭의 세트상태를 제어하는 펄스를 발생하는 제1펄스발생기; 제1플립플롭의 출력신호(Q)와 입력주파수(fV)를 논리조합하여 제2플립플롭의 리세트상태를 제어하는 펄스를 발생하는 제2펄스발생기; 제1플립플롭의 반전출력신호(/Q)와 제2플리플롭의 반전출력신호(/Q)에 의해 구동되어 검출된 위상차(PD)를 출력하기 위한 위상차 검출부를 포함하도록 구성된다.

Description

주파수에 대한 위상비교기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 주파수에 대한 위상비교기의 상세회로도,
제4도는 제3도의 동작파형도.

Claims (4)

  1. 기준주파수(fR)를 갖고 입력되는 주파수(fV)에 대한 위상차를 검출하기 위한 주파수에 대한 위상비교기에 있어서, 상기 입력되는 주파수(fV)를 클럭신호로 하는 제1플립플롭(301); 상기 기준주파수(fR)을 클럭신호로 하고, 출력신호(Q)를 상기 제 1플립플롭의 입력신호로 제공하는 제2플립플롭; 상기 제1플립플롭의 반전출력신호 (/Q)와 상기 논리조합하여 상기 제1플립플롭의 세트상태를 제어하는 펄스를 발생하는 제1펄스발생기; 상기 제2플립플롭의 출력신호(Q)와 상기 입력주파수(fV)를 논리조합하여 상기 제2플립플롭의 리세트상태를 제어하는 펄스를 발생하는 제2펄스발생기; 상기 제1플립플롭의 반전출력신호(/Q)와 제2플립를롭의 반전출력신호(/Q)에 의해 구동되어 검출된 위상차(PD)를 출력하기 위한 위상차 검출부를 포함함을 특징으로 하는 주파수에 대한 위상비교기.
  2. 제1항에 있어서, 상기 위상차 검출부는 제1플립플롭의 반전출력신호(/Q)에 의해 구동되는 NMOS형 트랜지스터의 드레인과 제2플립플롭의 반전출력신호(/Q)에 의해 구동되는 PMOS형 트랜지스터(Q1)의 드레인을 접속하고 접속된 드레인단에서 검출된 위상차(PD)를 출력하도록 구성됨을 특징으로 하는 주파수에 대한 위상비교기.
  3. 제1항 또는 제2항에 있어서, 상기 제1펄스발생기는 기준주파수(fR)의 에지부분이 논리상태를 검출하기 위한 논리회로(IN1, G1), 상기 논리회로에서 출력되는 신호와 상기 제1D플립플롭의 반전출력신호(/Q)를 논리곱하기 위한 논리소자(G2)로 이루어짐을 특징으로 하는 주파수에 대한 위상비교기.
  4. 제1항 또는 제2항에 있어서, 상기 제2펄스발생기는 상기 입력 주파수(fV)의 에지부분의 논리상태를 검출하기 위한 논리회로(IN2, G3), 상기 논리회로(IN2, G3)와 상기 제2D플립플롭의 출력신호(Q)를 논리곱하기 위한 논리소자(G4)로 이루어짐 을 특징으로 하는 주파수에 대한 위상비교기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950036891A 1995-10-24 1995-10-24 주파수에 대한 위상비교기 KR0153044B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950036891A KR0153044B1 (ko) 1995-10-24 1995-10-24 주파수에 대한 위상비교기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950036891A KR0153044B1 (ko) 1995-10-24 1995-10-24 주파수에 대한 위상비교기

Publications (2)

Publication Number Publication Date
KR970024566A true KR970024566A (ko) 1997-05-30
KR0153044B1 KR0153044B1 (ko) 1998-12-15

Family

ID=19431137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036891A KR0153044B1 (ko) 1995-10-24 1995-10-24 주파수에 대한 위상비교기

Country Status (1)

Country Link
KR (1) KR0153044B1 (ko)

Also Published As

Publication number Publication date
KR0153044B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
KR960020005A (ko) 클럭발생회로
KR100202193B1 (ko) 상보 클럭 발생 방법 및 클럭 발생기
KR900005264A (ko) 클럭신호스위칭회로와 그 스위칭방법
JP2000188528A (ja) パルス発生器
US4734597A (en) CMOS inverter chain
KR950007287A (ko) 디지탈 신호 처리용 지연 회로
KR880000880A (ko) 비 교 기
KR940010532A (ko) 인터페이스회로
KR960026760A (ko) 펄스 신호 정형회로
KR970024566A (ko) 주파수에 대한 위상비교기
JP2010016584A (ja) 移相回路
KR940006974Y1 (ko) 오실레이터 임의 선택회로
KR960005607A (ko) 동기식 래치회로
US6856166B2 (en) Status scheme signal processing circuit
KR19990049424A (ko) 저전류 고속 스위칭회로
JPS588169B2 (ja) ハケイヘンカンソウチ
KR100223740B1 (ko) 반도체장치의 클럭동기회로
KR200296046Y1 (ko) 주파수분주장치
JP2592522B2 (ja) Ｐｎ符号の位相変調回路
KR970049299A (ko) 전원공급장치의 동작 제어회로
KR0118634Y1 (ko) 주파수 체배기
KR960032883A (ko) 자동 뮤팅 발생회로
KR940003188A (ko) 동기식 카운터회로
KR970019059A (ko) 글리치가 없는 논리게이트회로
KR970024600A (ko) 레벨시프트회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee