KR970024150A - 반도체 장치의 커패시터 제조방법 - Google Patents

반도체 장치의 커패시터 제조방법 Download PDF

Info

Publication number
KR970024150A
KR970024150A KR1019950036866A KR19950036866A KR970024150A KR 970024150 A KR970024150 A KR 970024150A KR 1019950036866 A KR1019950036866 A KR 1019950036866A KR 19950036866 A KR19950036866 A KR 19950036866A KR 970024150 A KR970024150 A KR 970024150A
Authority
KR
South Korea
Prior art keywords
lower electrode
source gas
hsg
silicon source
semiconductor device
Prior art date
Application number
KR1019950036866A
Other languages
English (en)
Other versions
KR0155903B1 (ko
Inventor
박영욱
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950036866A priority Critical patent/KR0155903B1/ko
Publication of KR970024150A publication Critical patent/KR970024150A/ko
Application granted granted Critical
Publication of KR0155903B1 publication Critical patent/KR0155903B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 장치의 커패시터 제조방법이 개시되어 있다. 본 발명은 반도체 장치의 커패시터 제조방법에 있어서, 비정질 실리콘으로 이루어진 하부전극을 형성하는 제1단계, 상기의 하부전극이 형성된 결과물 전면에 제1실리콘 소오스 기체를 반응시켜 HSG-Si 종자를 형성하는 제2단계 및 상기 HSG-Si 종자가 형성된 결과물을 상기의 제1실리콘 소오스 기체보다 반응성이 낮은 제2실리콘 소오스 기체와 반응시켜 상기 하부 전극 표면에 형성된 HSG-Si 종자를 성장시키는 제3단계를 구비하여, 상기 하부 전극 표면에 요철 형태를 갖는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법을 제공한다. 본 발명에 의하여 커패시턴스를 증가시켰을 뿐만 아니라 선택성 상실의 효과를 억제할 수 있다.

Description

반도체 장치의 커패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도 내지 제8도는 본 발명의 실시예에 따른 커패시터의 하부전극을 제조하는 방법을 설명하기 위한 단면도들이다.

Claims (8)

  1. 반도체 장치의 커패시터 제조방법에 있어서, 비정질 실리콘으로 이루어진 하부전극을 형성하는 제1단계, 상기의 하부전극이 형성된 결과물에 제1실리콘 소오스 기체를 반응시켜 상기 하부전극 표면에 HSG-Si 종자를 형성하는 제2단계: 및 상기 HSG-Si 종자가 형성된 결과물을 상기의 제1실리콘 소오스 기체보다 반응성이 낮은 제2실리콘 소오스 기체와 반응시켜 상기 하부 전극 표면에 형성된 HSG-Si 종자를 성장시키는 제3단계를 구비하여, 상기 하부 전극 표면에 요철 형태를 갖는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  2. 제1항에 있어서, 상기의 하부전극은 원통구조인 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  3. 제1항에 있어서, 상기의 제1 실리콘 소오스 기체는 Si2H6, Si3H8및 Si4H10의 기체군 중에서 선택된 어느 하나인 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  4. 제1항에 있어서, 상기의 제2 실리콘 소오스 기체는 SiH4및 SiH2CI2의 기체군 중에서 선택된 어느 하나인 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  5. 제1항에 있어서, 상기의 제2단계는 저압화학기상증착 방법으로 실시하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  6. 제1항에 있어서 상기의 HSG-Si 종자의 크기는 지름이 100∼150Å인 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  7. 제1항에 있어서, 상기의 제3단계는 저압화학기상증착 방법으로 실시하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
  8. 제1항에 있어서, 상기 제3단계는 상기 제2 실리콘 소오스 기체에서 제공되는 실리콘이 상기 HSG-Si 종자에 증착되는 속도가 상기 실리콘 하부전극에 증착되는 속도보다 약3배 빠른 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950036866A 1995-10-24 1995-10-24 반도체 장치의 커패시터 제조방법 KR0155903B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950036866A KR0155903B1 (ko) 1995-10-24 1995-10-24 반도체 장치의 커패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950036866A KR0155903B1 (ko) 1995-10-24 1995-10-24 반도체 장치의 커패시터 제조방법

Publications (2)

Publication Number Publication Date
KR970024150A true KR970024150A (ko) 1997-05-30
KR0155903B1 KR0155903B1 (ko) 1998-10-15

Family

ID=19431118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036866A KR0155903B1 (ko) 1995-10-24 1995-10-24 반도체 장치의 커패시터 제조방법

Country Status (1)

Country Link
KR (1) KR0155903B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000053550A (ko) * 1999-01-21 2000-08-25 가네꼬 히사시 내부 및 외부 불균일면을 갖는 하부전극으로 형성된캐패시터 및 그 제조방법
KR100334960B1 (ko) * 1998-12-26 2002-06-20 박종섭 커패시터의 전하저장전극 형성방법
KR100364036B1 (ko) * 1998-12-24 2002-12-11 닛본 덴기 가부시끼가이샤 반도체 장치 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489354B1 (ko) * 1997-08-30 2006-05-03 주식회사 하이닉스반도체 반도체장치의전하저장전극형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364036B1 (ko) * 1998-12-24 2002-12-11 닛본 덴기 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR100334960B1 (ko) * 1998-12-26 2002-06-20 박종섭 커패시터의 전하저장전극 형성방법
KR20000053550A (ko) * 1999-01-21 2000-08-25 가네꼬 히사시 내부 및 외부 불균일면을 갖는 하부전극으로 형성된캐패시터 및 그 제조방법

Also Published As

Publication number Publication date
KR0155903B1 (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
KR950034588A (ko) 탄탈계 고유전체재료 및 고유전체막의 형성방법 및 반도체장치
KR930005134A (ko) 증착된 반도체상에 형성된 개선된 유전체
EP1347506A4 (en) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
ATE377578T1 (de) Photoaktive lichtempfindliche beschichtungen, beschichteter gegenstand und verfahren zu dessen herstellung
KR970024150A (ko) 반도체 장치의 커패시터 제조방법
KR960041416A (ko) 실리콘 산화물층의 증착 방법
KR960030420A (ko) 누적 전극의 표면을 러프닝함으로써 커패시턴스가 증가된 커패시터를 갖는 반도체 장치 제조 방법
KR830006827A (ko) 실리콘 함유층의 제조공정
KR960012311A (ko) 박막형성방법
KR970024028A (ko) 증가된 커패시턴스를 갖는 다이내믹 램 제조 방법(method of fabricating a dynamic random access memory with increased capacitance)
WO1999003152A3 (en) Semiconductor device with memory capacitor and method of manufacturing such a device
KR970024221A (ko) 반도체 장치의 커패시터 제조 방법(Method for manufacturing of capacitor in semiconductor device)
KR970063741A (ko) 반도체 메모리 디바이스 및 이의 제조 방법
KR920022523A (ko) 디램셀의 커패시터 제조 방법
KR970077648A (ko) 반도체 장치의 커패시터 제조 방법
KR970017960A (ko) 대 표면 영역 실리콘 기판
KR960019709A (ko) 반도체 소자의 전하저장전극 형성 방법
KR970052113A (ko) 반도체 소자의 폴리실리콘막 특성 향상 방법
KR940007975A (ko) 박막 트랜지스터의 채널폴리 제조방법
KR940001472A (ko) 다공성 반도체 발광소자의 제조방법 및 그 구조
KR920022386A (ko) 반도체 장치의 폴리실리콘 증착방법
KR910007168A (ko) 비정질 실리콘을 이용한 태양 전지의 구조 및 제조방법
KR970023681A (ko) 반도체소자의 화학기상증착장치용 관 구조
KR950009908A (ko) 스퍼터링 증착 방법
KR950004588A (ko) 모스(mos)트랜지스터 게이트전극 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee