KR970018211A - 반도체 소자의 스페이서 형성방법 - Google Patents
반도체 소자의 스페이서 형성방법 Download PDFInfo
- Publication number
- KR970018211A KR970018211A KR1019950031073A KR19950031073A KR970018211A KR 970018211 A KR970018211 A KR 970018211A KR 1019950031073 A KR1019950031073 A KR 1019950031073A KR 19950031073 A KR19950031073 A KR 19950031073A KR 970018211 A KR970018211 A KR 970018211A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- spacer
- forming
- oxide film
- semiconductor device
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
반도체 소자의 스페이서 형성방법에 관하여 기재하고 있다. 게이트 상부에 형성된 산화막 및 폴리실리콘층의 다층막을 통한 스페이서 형성방법에 있어서, 상기 폴리실리콘층의 상기 산화막에 대한 식각선택비를 향상시키는 식각조건을 이용하여 폴리스트링거(poly stringer)가 발생되는 것을 방지하는 것을 특징으로 하는 스페이서 형성방법이 제공된다. 따라서, 안정된 트랜지스터 특성을 갖는 반도체 소자를 제조할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 내지 제6도는 본 발명의 일 실시예에 따른 스페이서 형성방법을 설명하기 위한 도시한 단면도.
Claims (6)
- 게이트 상부에 형성된 산화막 및 폴리실리콘층의 다층막을 통한 스페이서 형성방법에 있어서, 상기 폴리실리콘층의 상기 산화막에 대한 식각선택비를 향상시키는 식각조건을 이용하여 폴리스트링거(poly stringer)가 발생되는 것을 방지하는 것을 특징으로 하는 스페이서 형성방법.
- 제1항에 있어서, 상기 식각조건은 식각가스를 HBr/Cl2/H2O2를 사용하고, 그 비율을 65∼95/35∼45/6∼10인 조건을 사용하는 것을 특징으로 하는 스페이서 형성방법.
- 제1항에 있어서, 상기 식각조건은 식각가스를 HBr/Cl2를 사용하고, 그 비율을 65∼75/35∼45인 조건을 사용하는 것을 특징으로 하는 스페이서 형성방법.
- 제1항에 있어서, 상기 건식식각공정에서 전압/압력/저정이 300∼400(W)/80∼120(mtorr)/25∼35(Gauss)인 조건을 사용하는 것을 특징으로 하는 스페이서 형성방법.
- 제2항 내지 제4항의 어느 한 항에 있어서, 상기 건식식각조건은 구경 8″ 이상의 웨이퍼에서 사용하는 것을 특징으로 하는 스페이서 형성방법.
- 제1항에 있어서, 상기 건식식각 전후에 있어서 대응되는 산화막의 두께비가 0.95 이상인 것을 특징으로 하는 스페이서 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031073A KR970018211A (ko) | 1995-09-21 | 1995-09-21 | 반도체 소자의 스페이서 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031073A KR970018211A (ko) | 1995-09-21 | 1995-09-21 | 반도체 소자의 스페이서 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970018211A true KR970018211A (ko) | 1997-04-30 |
Family
ID=66615816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950031073A KR970018211A (ko) | 1995-09-21 | 1995-09-21 | 반도체 소자의 스페이서 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970018211A (ko) |
-
1995
- 1995-09-21 KR KR1019950031073A patent/KR970018211A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940006246A (ko) | 반도체 디바이스용 유전체 구조 및 그 제조방법 | |
| KR940012609A (ko) | 디램셀의 저장전극 제조방법 | |
| KR970018211A (ko) | 반도체 소자의 스페이서 형성방법 | |
| KR970077220A (ko) | 반도체장치의 게이트 패턴 형성방법 | |
| KR960005784A (ko) | 반도체 소자의 버리드 콘택홀 형성방법 | |
| KR940004823A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960035807A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR950030277A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR960032651A (ko) | 반도체 소자의 게이트전극 제조방법 | |
| KR940001346A (ko) | 반도체 소자분리막 제조방법 | |
| KR970077456A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR970054222A (ko) | 스태틱 램 제조 방법 | |
| KR950004592A (ko) | 박막트랜지스터 제조방법 | |
| KR970054243A (ko) | 반도체 소자의 제조방법 | |
| KR930009069A (ko) | Nand형 rom 셀의 제조방법 및 그 구조 | |
| KR920016611A (ko) | 금속실리사이드 보호층 제조방법 | |
| KR970003689A (ko) | 반도체 장치의 게이트 패턴 형성방법 | |
| KR970004017A (ko) | 스태틱 랜덤 억세스 메모리소자 및 그 제조방법 | |
| KR930003364A (ko) | 반도체 장치의 제조방법 | |
| KR920015566A (ko) | 메모리 셀 제조방법 | |
| KR940018930A (ko) | 반도체 소자의 평탄화 방법 | |
| KR940001444A (ko) | 적층 게이트형 셀 제조방법 | |
| KR970018072A (ko) | 미세 접촉창을 형성할 수 있는 반도체 장치의 제조 방법 | |
| KR920022507A (ko) | 반도체 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |