KR970018037A - 배선구조 및 그 배선방법 - Google Patents

배선구조 및 그 배선방법 Download PDF

Info

Publication number
KR970018037A
KR970018037A KR1019950029829A KR19950029829A KR970018037A KR 970018037 A KR970018037 A KR 970018037A KR 1019950029829 A KR1019950029829 A KR 1019950029829A KR 19950029829 A KR19950029829 A KR 19950029829A KR 970018037 A KR970018037 A KR 970018037A
Authority
KR
South Korea
Prior art keywords
conductive
conductive layer
layer
forming
wiring
Prior art date
Application number
KR1019950029829A
Other languages
English (en)
Other versions
KR0183735B1 (ko
Inventor
이태정
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950029829A priority Critical patent/KR0183735B1/ko
Publication of KR970018037A publication Critical patent/KR970018037A/ko
Application granted granted Critical
Publication of KR0183735B1 publication Critical patent/KR0183735B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

각각 다른 제1도전층, 제2도전층 및 제3도전층이 적층되어 있고, 상기 도전층의 양 측면을 제4의 도천층으로 스페이서를 형성하여 하나의 배선층을 이루는 복합구조의 형태를 갖는 배선 구조에 있어서, 제2도전층인 텅스텐 실리사이드층은 후속 공정에서 실리콘 산화막과 완전히 분리되고, 후속 열처리 공정에서 텅스텐 실리사이드의 재결정화로 인한 스트레스를 폴리 실리콘이나 아모포오스 실리콘의 재결정화로 완화시킬 수 있다.
그 결과 텅스텐 실리사이드층과 실리콘 산화막이 접촉되었을 때 보론이 계면에 침적되는 현상을 근원적으로 방지할 수 있는 효과를 발휘한다.

Description

배선구조 및 그 배선방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 의한 배선 구조를 나타낸 것으로 제4도의 N+/P+ 배선의 평면도에서 A-A'선으로 절단한 단면도이다,
제6도는 본 발명에 의한 배선 구조를 나타낸 것으로 제4도의 N+/P+ 배선의 평면도에서 B-B'선으로 절단한 단면도이다.

Claims (5)

  1. 전기적으로 하나인 배선층 내부 구조에 있어서, 각각 다른 제1도전층, 제2도전층 및 제3도전층이 적층되어 있고, 상기 도전층의 양측면을 제4의 도전층으로 스페이서를 형성하여 하나의 배선층을 이루는 복합구조의 형태를 갖는 것을 특징으로 하는 배선 구조.
  2. 제1항에 있어서, 상기 제1도전층, 제3도전층 및 제4도전층은 폴리실리콘이나 아모포오스 실리콘으로 구성된 것을 특징으로 하는 배선 구조.
  3. 제1항에 있어서, 상기 제2도전층은 내화금속(REFRACTORY METAL)인 것을 특징으로 하는 배선 구조.
  4. 제3항에 있어서, 상기 내화금속(REFRACTORY METAL)은 텅스텐 실리사이드인 것을 특징으로 하는 배선 구조.
  5. 반도체기판 상에 제1도전형 영역과 제2도전형 영역을 형성한 후 절연층을 침적하고 접촉개구부를 형성하는 단계; 상기 결과물상에 폴리실리콘이나 아모포오스 실리콘을 침적하고 불순물 이온주입으로 상기 제1도전형 영역과 접촉하고 있는 부위는 제1도전형으로 제1도전층을 형성하고, 상기 제2도전형 영역과 접촉하고 있는 부위는 제2도전형으로 형성하여 제1도전층을 형성하는 단계; 상기 결과물상에 텅스텐 실리사이드를 침적하여 제2도전층을 형성하는 단계; 상기 결과물상에 폴리실리콘이나 아모포오스 실리콘을 침적하고 P형 불순물 이온주입하여 제3도전층을 형성하는 단계; 상기 결과물상에 실리콘 산화막을 침적하고 사진과 식각공정으로 배선층 모양을 형성하는 단계; 상기 제2도전층인 텅스텐 실리사이드와 상기 실리콘 산화막 사이에 불순물 예컨대 보론(BORON)이 침적되어 접촉저항이 증가하는 것을 막기위해 상기 결과물상에 폴리실리콘이나 아모포오스 실리콘을 침적하고 P형 불순물 이온주입으로 제4도전층을 형성한 후 상기 3개 도전층의 양 측면에 이방성 식각으로 스페이서를 형성하는 단계를 특징으로 하는 배선방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950029829A 1995-09-13 1995-09-13 반도체 소자의 배선 형성방법 KR0183735B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950029829A KR0183735B1 (ko) 1995-09-13 1995-09-13 반도체 소자의 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950029829A KR0183735B1 (ko) 1995-09-13 1995-09-13 반도체 소자의 배선 형성방법

Publications (2)

Publication Number Publication Date
KR970018037A true KR970018037A (ko) 1997-04-30
KR0183735B1 KR0183735B1 (ko) 1999-04-15

Family

ID=19426649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029829A KR0183735B1 (ko) 1995-09-13 1995-09-13 반도체 소자의 배선 형성방법

Country Status (1)

Country Link
KR (1) KR0183735B1 (ko)

Also Published As

Publication number Publication date
KR0183735B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US5451545A (en) Process for forming stable local interconnect/active area silicide structure VLSI applications
KR950034672A (ko) 반도체 집적회로장치의 제조방법
KR940016626A (ko) 반도체장치 및 그 제조방법
KR920022372A (ko) 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조
KR920004226B1 (ko) 반도체장치의 제조방법
KR970052544A (ko) 반도체 소자의 폴리레지스터 구조 및 그 제조방법
KR850006650A (ko) 반도체 집적회로 장치 및 그 제조방법
US4076557A (en) Method for providing semiconductor devices
JPH0728040B2 (ja) 半導体装置およびその製造方法
KR960005801A (ko) 반도체 장치 제조방법
JPS6113670A (ja) 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ
KR970018037A (ko) 배선구조 및 그 배선방법
JPH07263674A (ja) 電界効果型半導体装置とその製造方法
KR910001191B1 (ko) 반도체장치의 제조방법
JPS6340374A (ja) Mos型半導体装置およびその製造方法
JPH07120638B2 (ja) 半導体装置の製造方法
KR100196219B1 (ko) 반도체 기억소자의 비트라인 제조방법 및 그 구조
JPS61150376A (ja) 半導体装置
KR930001439A (ko) 반도체 장치의 제조방법
KR100565840B1 (ko) 반도체소자 및 그의 제조방법
JPS613461A (ja) 半導体装置の製造方法
JPH01106468A (ja) 半導体装置およびその製造方法
JPS5835976A (ja) 絶縁ゲ−ト型電界効果半導体装置及びその製造方法
KR100559036B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2654805B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee