KR970017781A - 전계방출용 캐소드의 제조방법 - Google Patents
전계방출용 캐소드의 제조방법 Download PDFInfo
- Publication number
- KR970017781A KR970017781A KR1019950033950A KR19950033950A KR970017781A KR 970017781 A KR970017781 A KR 970017781A KR 1019950033950 A KR1019950033950 A KR 1019950033950A KR 19950033950 A KR19950033950 A KR 19950033950A KR 970017781 A KR970017781 A KR 970017781A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- silicon
- nitride film
- mask
- tip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 진공 마이크로일렉트로닉스의 제조방법에 관한 것으로, 특히 게이트 전극이 자기정렬되고 게이트와의 간격이 좁은 전계방출 캐소드의 제조방법에 관한 것으로서, 낮은 인가 전압에서 높은 전류밀도를 방출시키기 위한 고밀도 마이크로캐소드 필드 이미터 어레이 제조공정에 있어서, 소정의 실리콘 기판에 집적할려는 원뿔형 팁에 대응되도록 상기 실리콘 기판에 마스크용 질화막을 형성시키는 단계와, 상기 질화막을 마스크로 상기 실리콘 기판을 열산화시켜 게이트 절연막을 형성시키는 제1산화단계와, 상기 제1산화단계에 의해 형성된 팁용 실리콘 기둥을 노출시키기 위해 상기 제1산화단계에 의해 산화된 산화막을 에칭하는 제1에칭단계와, 상기 제1에칭에 의해 노출된 실리콘 기둥의 소정의 원뿔 형태의 기둥이 되도록 실리콘 에칭하기 위한 제2에칭단계와, 상기 제2에칭단계에 의해 원뿔형태의 기둥이 형성된 상기 실리콘 기판을 산화시켜 팁을 형성시키는 제2산화단계와, 상기 질화막을 마스크로하여 상기 게이트 전극용 산화막에 금속을 증착시키는 게이트 전극 형성단계와, 상기 게이트 전극을 마스크로하여 상기 원뿔형태의 기둥에 형성된 산화층을 에칭하여 전계방출용 팁을 노출시키는 제3에칭단계로 구성되는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 전계방출용 캐소드의 제조방법을 나타낸 도면.
Claims (2)
- 낮은 인가 전압에서 높은 전류밀도를 방출시키기 위한 고밀도 마이크로캐소드 필드 이미터 어레이 제조공정에 있어서, 소정의 실리콘 기판에 집적할려는 원뿔형 팁에 대응되도록 상기 실리콘 기판에 마스크용 질화막을 형성시키는 마스크용 질화막 헝성단계와, 상기 질화막을 마스크로 상기 실리콘 기판을 열산화시켜 게이트 절연막과 팁용 실리콘 기둥을 형성시키는 제1산화단계와, 상기 제1산화단계에 의해 형성된 팁용 실리콘 기둥을 노출시키기 위해 상기 제1산화단계에 의해 산화된 산화막을 에칭하는 제1에칭단계와, 상기 제1에칭에 의해 노출된 실리콘 기둥이 소정의 원뿔 형태의 기둥이 되도록 실리콘 에칭하기 위한 제2에칭단계와, 상기 제2에칭단계에 의해 원뿔형태의 기둥이 형성된 상기 실리콘 기판을 산화시켜 팁을 형성시키는 제2산화단계와, 상기 질화막을 마스크로하여 상기 게이트 전극용 산화막에 금속을 증착시키는 게이트 전극 형성단계와 상기 게이트 전극을 마스크로하여 상기 원뿔형태의 기둥에 형성된 산화층을 에칭하여 전계방출용 팁을 노출시키는 제3에칭단계로 구성되는 것을 특징으로 하는 전계방출용 캐소드의 제조방법.
- 제1항에 있어서, 상기 마스크용 질화막용 형성단계는 소정의 실리콘 기판을 소정의 두께로 산화하는 실리콘 산화단계와, 상기 실리콘 산화단계에 의해 산화층이 형성된 실리콘 기판을 다시 질화시키는 질화막 형성단계 및, 상기 질화막과 실리콘 산화막이 차례로 형성된 실리콘 기판을 형성할려는 팁에 대응되도록 패턴닝화하여 마스크용 질화막을 형성시키는 패턴닝단계로 구성되는 것을 특징으로 하는 전계방출용 캐소드의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950033950A KR100189583B1 (ko) | 1995-09-30 | 1995-09-30 | 전계방출용 캐소드의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950033950A KR100189583B1 (ko) | 1995-09-30 | 1995-09-30 | 전계방출용 캐소드의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970017781A true KR970017781A (ko) | 1997-04-30 |
| KR100189583B1 KR100189583B1 (ko) | 1999-06-01 |
Family
ID=19429217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950033950A KR100189583B1 (ko) | 1995-09-30 | 1995-09-30 | 전계방출용 캐소드의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100189583B1 (ko) |
-
1995
- 1995-09-30 KR KR1019950033950A patent/KR100189583B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100189583B1 (ko) | 1999-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DK1793404T3 (da) | Fremgangsmåde til fremstilling af en feltemissionselektronkilde | |
| KR940016874A (ko) | 실리콘 전계방출 소자 및 그의 제조방법 | |
| KR920020671A (ko) | 골드구조를 가지는 반도체소자의 제조방법 | |
| KR950005109A (ko) | 전계 방출 어레이 및 그의 제조방법 | |
| KR950010109A (ko) | 고속 바이폴라 트랜지스터의 제조방법 | |
| KR970017781A (ko) | 전계방출용 캐소드의 제조방법 | |
| RU2192069C2 (ru) | Способ изготовления полупроводникового прибора с т-образным управляющим электродом субмикронной длины | |
| JP3062186B1 (ja) | 薄膜トランジスタの製造方法 | |
| JPS5923475B2 (ja) | 半導体装置用電極の形成方法 | |
| GB2057760A (en) | Integrated circuit device and method of making the same | |
| KR960005662A (ko) | 전계 방출 냉음극 및 그 제조 방법 | |
| KR970030083A (ko) | 실리사이드 팁을 에미터로 갖는 fea 제조방법 | |
| KR970030089A (ko) | 이중 게이트 산화막을 갖는 fed 장치의 제조방법 | |
| JP2863150B2 (ja) | 化合物半導体素子の製造方法 | |
| KR960026428A (ko) | 박막트랜지스터의 제조방법 | |
| JPH0277135A (ja) | 半導体装置の製造方法 | |
| KR970018246A (ko) | 반도체 메모리 셀의 제조방법 | |
| KR970054471A (ko) | 박막 바이폴라 트랜지스터 제조방법 | |
| KR970007825A (ko) | 박막 자기 헤드 제작 방법 | |
| KR960026653A (ko) | 다중-웰 구조를 갖는 반도체 소자 제조방법 | |
| KR970052250A (ko) | 안티퓨즈 소자의 제조방법 | |
| KR950004592A (ko) | 박막트랜지스터 제조방법 | |
| KR970030084A (ko) | 화산형 금속 fea 제조방법 | |
| KR940022636A (ko) | 전계방사형 음극 및 그 제조방법 | |
| JPS60257571A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020108 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |