KR970016967A - 캐쉬 메모리의 영역 분할방법 및 회로 - Google Patents

캐쉬 메모리의 영역 분할방법 및 회로 Download PDF

Info

Publication number
KR970016967A
KR970016967A KR1019950031347A KR19950031347A KR970016967A KR 970016967 A KR970016967 A KR 970016967A KR 1019950031347 A KR1019950031347 A KR 1019950031347A KR 19950031347 A KR19950031347 A KR 19950031347A KR 970016967 A KR970016967 A KR 970016967A
Authority
KR
South Korea
Prior art keywords
variable
area
name
local
cache memory
Prior art date
Application number
KR1019950031347A
Other languages
English (en)
Other versions
KR0164725B1 (ko
Inventor
정우영
이해수
김선주
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950031347A priority Critical patent/KR0164725B1/ko
Publication of KR970016967A publication Critical patent/KR970016967A/ko
Application granted granted Critical
Publication of KR0164725B1 publication Critical patent/KR0164725B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871Allocation or management of cache space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

본 발명은 캐쉬 메모리의 영역 분할 방법 및 회로를 공개한다. 그 방법은 각 프로그램에 따른 광역 변수 및 국부 변수명의 수의 비율을 설정하는 컴파일러, 상기 광역 변수명, 및 상기 국부 변수명을 저장하기 위한 프로세서 내부의 레지스터 캐쉬 메모리, 및 상기 광역 변수명 및 국부 변수명을 저장하기 위한 프로세서 외부의 스택을 구비한 장치의 캐쉬 메모리의 영역 분할 방법에 있어서, 상기 컴파일러부터의 비율 설정값과 상기 광역 변수인지 국부 변수인지를 알리는 변수, 및 변수명을 입력하여 상기 설정된 비율에 따라 상기 레지스터 캐쉬 메모리의 광역 변수영역 및 국부 변수영역에 변수명을 저장하고, 만일 상기 광역 변수영역 및 국부 변수영역을 초과하는 변수명이 입력되면 상기 변수명을 상기 스택에 저장하는 것이다. 회로는 본 발명에 따라 구성된다. 따라서, 프로그램 수행시에 시간적 손실을 줄일 수 있다.

Description

캐쉬 메모리의 영역 분할방법 및 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 캐쉬 메모리의 영역 분할 회로의 블럭도이다,
제2도는 제1도에 나타낸 제어기의 상세 블럭도이다,
제3도는 제2도에 나타낸 영역 구분기의 상세 블럭도이다.

Claims (4)

  1. 각 프로그램에 따른 광역 변수 및 국부 변수명의 수의 비율을 설정하는 컴파일러; 상기 광역 변수명, 및 상기 국부 변수명을 저장하기 위한 프로세서 내부의 레지스터 캐쉬 메모리; 및 상기 광역 변수명 및 국부 변수명을 저장하기 위한 프로세서 외부의 스택을 구비한 장치의 캐쉬 메모리의 영역 분할 방법에 있어서, 상기 컴파일러부터의 비율 설정값과 상기 광역 변수인지 국부 변수인지를 알리는 변수, 및 변수명을 입력하여 상기 설정된 비율에 따라 상기 레지스터 캐쉬 메모리의 광역 변수영역 및 국부 변수영역에 변수명을 저장하고, 만일 상기 광역 변수영역 및 국부 변수영역을 초과하는 변수명이 입력되면 상기 변수명을 상기 스택에 저장하는 것을 특징으로 하는 캐쉬 메모리의 영역 분할방법.
  2. 각 프로그램에 따른 광역 변수 및 국부 변수명의 수의 비율을 설정하는 컴파일러; 상기 비율 설정값에 따라서 상기 광역 변수명을 저장하기 위한 광역 변수 영역 및 상기 국부 변수명을 저장하기 소정수의 국부 변수 영역으로 이루어진 프로세서 내부의 레지스터 캐쉬 메모리; 상기 광역 변수명 및 국부 변수명을 저장하기 위한 프로세서 외부의 스택; 및 상기 컴파일러부터의 비율 설정값과 상기 광역 변수인지 국부 변수인지를 알리는 변수, 및 변수명을 입력하여 상기 설정된 비율에 따라 상기 레지스터 캐쉬 메모리의 광역 변수영역 및 국부 변수영역에 변수명을 저장하고, 만일 상기 광역 변수영역 및 국부 변수영역을 초과하는 변수명이 입력되면 상기 변수명을 상기 스택에 저장하기 위한 제어수단을 구비한 것을 특징으로 하는 캐쉬 메모리의 영역 분할회로.
  3. 제2항에 있어서, 상기 제어수단은 상기 컴파일러로부터 비율 설정값을 입력하여 상기 레지스터 캐쉬 메모리의 영역을 분할하고, 상기 광역 변수영역 및 국부 변수영역에 해당하는 변수가 쓰여지도록 하기 위한 영역 분할수단; 및 상기 광역 변수영역 및 국부 변수영역을 초과하는 변수명이 입력되면 상기 변수명을 상기 스택에 저장하도록 하기 위한 제어신호 발생수단을 구비한 것을 특징으로 하는 캐쉬 메모리의 영역 분할회로.
  4. 제3항에 있어서, 상기 영역 분할수단은 상기 변수명이 입력되면 계수하여 상기 레지스터 캐쉬 메모리의 라이트 포인터 어드레스를 발생하기 위한 라이트 포인터 계수수단 상기 비율 설정값이 입력되면 상기 레지스터 캐쉬 메모리의 라이트를 제어하기 위한 라이트 제어신호, 및 영역을 제어하기 위한 영역 제어신호를 발생하기 위한 제1제어신호 생성수단; 상기 변수명이 입력되면 계수하여 상기 레지스터 캐쉬 메모리의 리드 포인터 어드레스를 발생하기 위한 리드 포인터 계수수단; 및 상기 비율 설정값이 입력되면 상기 레지스터 캐쉬 메모리의 리드를 제어하기 위한 리드 제어신호 및 영역을 제어하기 위한 영역 제어신호를 발생하기 위한 제2제어신호 생성수단을 구비한 것을 특징으로 하는 캐쉬 메모리의 영역 분할회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950031347A 1995-09-22 1995-09-22 캐쉬 메모리의 영역 분할방법 및 회로 KR0164725B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950031347A KR0164725B1 (ko) 1995-09-22 1995-09-22 캐쉬 메모리의 영역 분할방법 및 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950031347A KR0164725B1 (ko) 1995-09-22 1995-09-22 캐쉬 메모리의 영역 분할방법 및 회로

Publications (2)

Publication Number Publication Date
KR970016967A true KR970016967A (ko) 1997-04-28
KR0164725B1 KR0164725B1 (ko) 1999-01-15

Family

ID=19427592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031347A KR0164725B1 (ko) 1995-09-22 1995-09-22 캐쉬 메모리의 영역 분할방법 및 회로

Country Status (1)

Country Link
KR (1) KR0164725B1 (ko)

Also Published As

Publication number Publication date
KR0164725B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR870003507A (ko) 집적회로 메모리 시스템
KR830006745A (ko) 논리추적장치(論理追跡裝置)
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR920022117A (ko) 메모리 억세스 장치
KR950015083A (ko) 데이타 처리 시스템, 및 메모리 액세스 제어를 제공하는 방법
KR960042344A (ko) 작은 하드웨어 규모로 많은 인터럽트 처리에 유연하게 대응하는 인터럽트 제어장치
KR860000595A (ko) 정보처리장치를 위한 메모리액세스 제어방식
KR940000992A (ko) 디지탈데이타프로세서작동방법
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
KR960030252A (ko) 반도체 메모리소자 및 그의 데이타 쓰기 방법
KR970066884A (ko) 제어장치의 작동방법
KR970702522A (ko) 마이크로코드 명령에 대한 정보를 갱신하기 위한 방법 및 장치(apparatus and method for updating information in a writable microcode control store)
KR970016967A (ko) 캐쉬 메모리의 영역 분할방법 및 회로
SE9501015L (sv) Anordning och förfarande avseende hantering av digitala signaler och en behandlingsanordning omfattande en dylik
KR910017295A (ko) 정보처리장치
KR890015130A (ko) 마이크로 프로세서
KR100199477B1 (ko) 절약된 메모리를 갖는 전자제어 시스템 및 메모리 절약 방법
KR920010468A (ko) 싱글칩.마이크로컴퓨우터 및 그것을 내장한 전자기기
KR860009421A (ko) 논리기능을 가진 기억회로
KR970076252A (ko) 마이크로컴퓨터
JP3597548B2 (ja) ディジタルシグナルプロセッサ
KR930007043B1 (ko) 3단자 읽기/2단자 쓰기 레지스터 화일의 특정레지스터 제로값 읽기회로
JP2694402B2 (ja) タイマ回路
JPH07146814A (ja) メモリ装置
KR960015574A (ko) 스택 겸용 선입 선출 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee