KR970008210A - 반도체 메모리의 고속 리던던시 디코더 회로 - Google Patents
반도체 메모리의 고속 리던던시 디코더 회로 Download PDFInfo
- Publication number
- KR970008210A KR970008210A KR1019950021048A KR19950021048A KR970008210A KR 970008210 A KR970008210 A KR 970008210A KR 1019950021048 A KR1019950021048 A KR 1019950021048A KR 19950021048 A KR19950021048 A KR 19950021048A KR 970008210 A KR970008210 A KR 970008210A
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- pull
- node
- power supply
- resistor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/143—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using laser-fusible links
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술 분야
반도체 메모리의 리던던시 디코더 회로.
2. 발명이 해결하려고 하는 기술적 과제
동작 지연시간을 줄일 수 있는 고속 리던던시 회로를 제공한다.
3. 발명의 해결방법의 요지
개선된 반도체 메모리의 리던던시 디코더 회로는 어드레스 입력부와; 전류 스위칭부와; 에미터 플로워와; 전류 오소스부를 가짐을 특징으로 한다.
4. 발명의 중요한 용도
반도체 메모리의 리던던시 디코더로서 적합하게 사용된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 리던던시 디코더 회로도.
Claims (4)
- 반도체 메모리의 리던던시 디코더 회로에 있어서: 각각의 콜렉터단자로는 전원 전압을 수신하며 각각의 베이스 단자로는 리던던시 어드레스 및 상보 어드레스의 신호를 차례로 각기 수신하는 바이폴라 트랜지스터들과, 상기 바이폴라 트랜지스터들의 각각의 에미터와 풀다운 노드간에 각기 접속된 퓨징가능한 퓨즈들을 포함하는 어드레스 입력부와; 미리설정된 기준전압을 베이스단자로 수신하는 바이폴라 트랜지스터와, 상기 바이폴라 트랜지스터의 에미터와 상기 풀다운 노드간에 접속된 퓨즈, 및 상기 바이폴라 트랜지스터의 콜렉터단자와 상기 전원전압간에 연결된 저항을 포함하는 전류스위칭부와; 상기 전류 스위칭부의 상기 저항과 상기 콜렉터단자간의 중간접속점에 베이스 단자가 연결되고 콜렉터단자가 상기 전원전압에 연결되며 출력노드에 에미터가 연결된 바이폴라 트랜지스터 및 상기 출력노드에 드레인 단자가 연결되고 접지단에 소오스 단자가 연결되고 전류소오스 제어노드에 게이트 단자가 연결된 모오스 트랜지스터를 포함하는 에미터 플로워와; 및 상기 전원전압에 일단이 연결된 저항 및 상기 저항의 타단이 되는 상기 전류소오스 제어노드와 접지간에 연결된 퓨즈와 상기 전류소오스 제어노드에 게이트 단자가 연결되고 상기 풀다운 노드와 접지간에 드레인 소오스 채널이 연결된 풀다운 트랜지스터를 포함하는 전류 소오스부를 가짐을 특징으로 하는 디코더 회로.
- 스태이틱 반도체 메모리의 리던던시 디코더 회로에 있어서:각각의 드레인 단자로는 전원전압을 수신하며 각각의 게이트 단자로는 리던던시 어드레스 및 상보 어드레스의 신호를 차례로 각기 수신하는 모오스 트랜지스터들과, 상기 모오스 트랜지스터들의 각각의 소오스와 풀다운 노드간에 각기 접속된 퓨징가능한 퓨즈들을 포함하는 어드레스 입력부와; 미리설정된 기준전압을 베이스단자로 수신하는 바이폴라 트랜지스터와, 상기 바이폴라 트랜지스터의 에미터와 상기 풀다운 노드간에 접속된 퓨즈, 및 상기 바이폴라 트랜지스터의 콜렉터단자와 상기 전원전압간에 연결된 저항을 포함하는 전류 스위칭부와; 상기 전류 스위칭부의 상기 저항과 상기 콜렉터단자간의 중간접속점에 베이스 단자가 연결되고 콜렉터단자가 상기 전원전압에 연결되며 출력노드에 에미터가 연결된 바이폴라 트랜지스터 및 상기 출력노드에 드레인 단자가 연결되고 접지단에 소오스 단자가 연결되고 전류소오스 제어노드에 게이트 단자가 연결된 모오스 트랜지스터를 포함하는 에미터 플로워와; 및 상기 전원전압에 일단이 연결된 저항 및 상기 저항의 타단이 되는 상기 전류소오스 제어노드와 접지간에 연결된 퓨즈와 상기 전류소오스 제어노드에 게이트 단자가 연결되고 상기 풀다운 노드와 접지간에 드레인 소오스 채널이 연결된 풀다운 트랜지스터를 포함하는 전류 소오스부와; 상기 출력노드의 전압레벨을 인버팅하여 디코딩 신호로서제공하는 인버터를 포함하는 것을 특징으로 하는 디코더 회로.
- 제2항에 있어서, 상기 퓨즈들은 레이저 광에 의해 퓨징되는 것을 특징으로 하는 디코더 회로.
- 제2항에 있어서, 상기 미리설정된 기준전압은 상기 리던던시 어드레스 신호의 로직 하이와 로우의 중간레벨 정도의 전압임을 특징으로 하는 디코더 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950021048A KR0164398B1 (ko) | 1995-07-18 | 1995-07-18 | 반도체 메모리의 고속 리던던시 디코더 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950021048A KR0164398B1 (ko) | 1995-07-18 | 1995-07-18 | 반도체 메모리의 고속 리던던시 디코더 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008210A true KR970008210A (ko) | 1997-02-24 |
| KR0164398B1 KR0164398B1 (ko) | 1999-02-18 |
Family
ID=19420815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950021048A KR0164398B1 (ko) | 1995-07-18 | 1995-07-18 | 반도체 메모리의 고속 리던던시 디코더 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0164398B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100373980B1 (ko) * | 1996-03-14 | 2003-05-12 | (주)베이크라이트코리아 | 자동차 이그니션 코일용 에폭시수지 조성물 |
| KR20030056495A (ko) * | 2001-12-28 | 2003-07-04 | 주식회사 효성 | 몰드변압기용 에폭시 수지 조성물 및 그의 제조방법 |
| KR20030059513A (ko) * | 2001-12-29 | 2003-07-10 | 주식회사 금강고려화학 | 고전압 전기부품용 열경화성 에폭시수지 조성물 및 그제조방법 |
| KR100487491B1 (ko) * | 1997-08-26 | 2005-07-28 | 삼성전자주식회사 | 반도체메모리장치의리던던시선택회로 |
-
1995
- 1995-07-18 KR KR1019950021048A patent/KR0164398B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100373980B1 (ko) * | 1996-03-14 | 2003-05-12 | (주)베이크라이트코리아 | 자동차 이그니션 코일용 에폭시수지 조성물 |
| KR100487491B1 (ko) * | 1997-08-26 | 2005-07-28 | 삼성전자주식회사 | 반도체메모리장치의리던던시선택회로 |
| KR20030056495A (ko) * | 2001-12-28 | 2003-07-04 | 주식회사 효성 | 몰드변압기용 에폭시 수지 조성물 및 그의 제조방법 |
| KR20030059513A (ko) * | 2001-12-29 | 2003-07-10 | 주식회사 금강고려화학 | 고전압 전기부품용 열경화성 에폭시수지 조성물 및 그제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0164398B1 (ko) | 1999-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850006783A (ko) | 스위칭 회로 | |
| KR880010576A (ko) | 논리회로 | |
| KR840002176A (ko) | 반도체 집적회로 장치 | |
| KR840008075A (ko) | 스위칭 제어신호 발생용 반도체 집적회로장치 | |
| KR910015114A (ko) | 반도체 디지탈 회로 | |
| KR930020850A (ko) | 레벨 변환회로 | |
| KR970060217A (ko) | 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리 | |
| KR910002127A (ko) | 전원절환회로 | |
| KR910019341A (ko) | Ecl 레벨용 입력 버퍼 재생 래치 회로 | |
| KR970008210A (ko) | 반도체 메모리의 고속 리던던시 디코더 회로 | |
| KR940012851A (ko) | 차동 전류원 회로 | |
| KR910003925A (ko) | Ecl/cml 의사-레일 회로, 차단 드라이버 회로 및 래치 회로 | |
| KR920015734A (ko) | 입력 버퍼 재생 래치 | |
| KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
| KR100530933B1 (ko) | 레벨 변환 회로 | |
| KR910010866A (ko) | Bi-CMOS회로 | |
| KR890012445A (ko) | 푸시-풀 출력회로 | |
| KR910016008A (ko) | 메모리 소자의 저소비 전력 리던던시(Redundancy) 회로 | |
| KR890004495A (ko) | 리셋트신호 발생회로 | |
| KR910008959A (ko) | 출력회로 | |
| KR970701450A (ko) | 광범위의 전원에서 동작하는데 적합한 저전압 바이씨모스 디지탈 지연 체인(Low-voltage BiCMOS digital delay chain suitable for operation over a wide power supply range) | |
| KR970003935A (ko) | 논리 및 레벨 변환 회로 및 반도체 장치 | |
| KR100263550B1 (ko) | 인버터회로 | |
| KR100465968B1 (ko) | 전원전압및온도의존특성을개선한씨모스인버터회로 | |
| KR920015552A (ko) | 동기식 ecl-cmos 트랜슬레이터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |