KR970008187A - 반도체 메모리 장치의 입출력 드라이버 - Google Patents

반도체 메모리 장치의 입출력 드라이버 Download PDF

Info

Publication number
KR970008187A
KR970008187A KR1019950022321A KR19950022321A KR970008187A KR 970008187 A KR970008187 A KR 970008187A KR 1019950022321 A KR1019950022321 A KR 1019950022321A KR 19950022321 A KR19950022321 A KR 19950022321A KR 970008187 A KR970008187 A KR 970008187A
Authority
KR
South Korea
Prior art keywords
input
pull
output
power supply
supply voltage
Prior art date
Application number
KR1019950022321A
Other languages
English (en)
Other versions
KR0177775B1 (ko
Inventor
안기식
김재철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950022321A priority Critical patent/KR0177775B1/ko
Publication of KR970008187A publication Critical patent/KR970008187A/ko
Application granted granted Critical
Publication of KR0177775B1 publication Critical patent/KR0177775B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 반도체 메모리 장치에 있어서, 저 전압을 구동하기 위한 입출력 드라이버 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
메모리 셀 어레이의 출력된 데이타의 레벨을 구동하기 위한 구동속도를 증가시키고, 하이 레벨의 전원전압에서 발생되는 노이즈를 감소하기 위한 반도체 메모리 장치의 입출력 드라이버의 회로를 제공함에 있다.
3. 발명의 해결방법의 요지
메모리 셀 어레이에서 출력된 데이타를 구동하기 위한 반도체 메모리 장치의 입출력 드라이버 회로에 있어서, 상기 메모리 셀 어레이의 출력된 데이타인 제1입력신호와, 상기 제1입력신호와 상보적인 레벨을 가지는 제2입력신호와, 베이스는 상기 제1입력신호가 수신되고 켈렉터는 전원전압과 연결되고 에미터는 데이타출력신호가 전달되는 데이타출력라인과 연결되는 제1풀업수단과, 게이트는 상기 제2입력신호가 수신되고 드레인은 상기 데이타출력라인 및 상기 제1풀업수단의 켈렉터와 공통연결되고 소오스는 접지전압과 연결되는 제1풀다운수단과, 소오스는 상기 전원전압과 연결되고 드레인은 상기 데이타출력라인과 연결되는 제2풀업수단과, 한측에는 전원전압감지신호가 수신되고, 타측에는 사이 제1입력신호가 수신되고 그 출력단에는 상기 제2풀업수단의 게이트에 연결되어 하이 레벨의 전원전압일 경우에 상기 제2풀업수단을 턴-오프시키는 제어수단을 가지는 것을 요지로 한다.
4. 발명의 중요한 용도
반도체 메모리 장치의 입출력 드라이버의 회로에 적합하다.

Description

반도체 메모리 장치의 입출력 드라이버
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 입출력 드라이버 회로도, 제4도는 본 발명에 따른 입출력 드라이버 회로에서 풀업용으로 바이폴라 트랜지스터만 사용했을때의 VOH의 특성도.

Claims (6)

  1. 메모리 셀 어레이에서 출력된 데이타를 구동하기 위한 반도체 메모리 장치의 입출력 드라이버 회로에 있어서; 상기 메모리 셀 어레이의 출력된 데이타인 제1입력신호와; 상기 제1입력신호와 상보적인 레벨을 가지는 제2입력신호와; 베이스는 상기 제1입력신호가 수신되고 컬렉터는 전원전압과 연결되고 에미터는 데이타출력신호가 전달되는 데이타출력라인과 연결되는 제1풀업수단과; 게이트는 상기 제2입력신호가 수신되고 드레인은 상기 데이타출력라인 및 상기 제1풀업수단의 컬렉터와 공통연결되고 소오스는 접지전압과 연결되는 제1풀다운수단과; 소오스는 상기 전원전압과 연결되고 드레인은 상기 데이타출력라인과 연결되는 제2풀업수단과; 입력단의 한측에는 전원전압감지신호가 수신되고, 입력단의 타측에는 상기 제1입력신호가 수신되고 출력단에는 상기 제2풀업수단의 게이트에 연결되어 하이 레벨의 전원전압일 경우에 상기 제2풀업수단을 턴-오프시키는 제어수단을 가지는 것을 특징으로 하는 반도체 메모리 장치의 입출력 드라이버 회로.
  2. 제1항에 있어서, 상기 전원전압감지신호는 상기 전원전압의 레벨이 하이 레벨일 경우에 그 신호를 감지하여 로우 레벨의 전압을 출력하고 로우 레벨의 전원전압일 경우에 그 신호를 감지하여 하이 레벨의 전압을 출력하는 전원전압감지회로부에서 출력되는 신호임을 특징으로 하는 반도체 메모리 장치의 입출력 드라이버 회로.
  3. 제1항에 있어서, 상기 제1풀업수단은 바이폴라트랜지스터임을 특징으로 하는 반도체 메모리 장치의 입출력 드라이버 회로.
  4. 제1항에 있어서, 상기 제1풀다운수단은 엔형모오스트랜지스터임을 특징으로 하는 반도체 메모리 장치의 입출력 드라이버 회로.
  5. 제1항에 있어서, 상기 제2풀업수단은 엔형모오스트랜지스터임을 특징으로 하는 반도체 메모리 장치의 입출력 드라이버 회로.
  6. 제1항에 있어서, 상기 제어수단은 난드게이트로 이루어지며 상기 하이 레벨의 전원전압일 경우 로우 레벨로 출력되며 상기 로우 레벨의 전원전압일 경우에는 하이 레벨로 출력되어 상기 제2풀업수단의 턴-온 및 턴-오프시키는 것을 특징으로 하는 반도체 메모리 장치의 입출력 드라이버 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950022321A 1995-07-26 1995-07-26 반도체 메모리 장치의 입출력 드라이버 KR0177775B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950022321A KR0177775B1 (ko) 1995-07-26 1995-07-26 반도체 메모리 장치의 입출력 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950022321A KR0177775B1 (ko) 1995-07-26 1995-07-26 반도체 메모리 장치의 입출력 드라이버

Publications (2)

Publication Number Publication Date
KR970008187A true KR970008187A (ko) 1997-02-24
KR0177775B1 KR0177775B1 (ko) 1999-04-15

Family

ID=19421668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950022321A KR0177775B1 (ko) 1995-07-26 1995-07-26 반도체 메모리 장치의 입출력 드라이버

Country Status (1)

Country Link
KR (1) KR0177775B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010033685A (ko) * 1997-12-30 2001-04-25 피터 엔. 데트킨 고성능 저전력 온-칩 상호접속을 위한 차동 혼합 스윙3상태 드라이버 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010033685A (ko) * 1997-12-30 2001-04-25 피터 엔. 데트킨 고성능 저전력 온-칩 상호접속을 위한 차동 혼합 스윙3상태 드라이버 회로

Also Published As

Publication number Publication date
KR0177775B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
RU95106459A (ru) Радиоприемник для приема высокочастотного сигнала
KR890015425A (ko) 바이폴라 트랜지스터와 cmos 트랜지스터를 사용한 반도체 집적회로
KR910010505A (ko) 반도체 집적회로, 반도체 메모리 및 마이크로 프로세서
KR910001746A (ko) 메모리 소자내의 센스 앰프 드라이버
KR950022107A (ko) 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로
KR950001767A (ko) 반도체집적회로의 데이타 입출력선 센싱회로
KR950010367A (ko) 대칭적인 스위칭 지연을 갖는 트랜슬레이터 회로
KR970051272A (ko) 로오 디코더 및 컬럼 디코더 회로
KR970024162A (ko) 풀업 또는 풀다운 저항을 갖는 반도체 장치(a semiconductor device having pull-up or pull-down resistance)
KR970008187A (ko) 반도체 메모리 장치의 입출력 드라이버
KR890007503A (ko) 반도체집적회로
KR970008189A (ko) 반도체 메모리 장치의 입출력 드라이버 회로
KR970007378A (ko) 반도체 메모리 장치의 전원 전압 검출 회로
KR960036331A (ko) 출력회로
KR970008188A (ko) 반도체 메모리 장치의 입출력 드라이버
KR970017648A (ko) 전원 변동에 안정된 특성을 갖는 반도체 인버팅 회로
KR960043516A (ko) 고속 데이타 출력 버퍼
KR960043517A (ko) 외부전압에 능동적인 입력버퍼
KR950022139A (ko) 반도체메모리장치의 입력버퍼
KR970031318A (ko) 데이타 출력 버퍼
KR970013731A (ko) 데이타 출력 버퍼
KR960025743A (ko) 반도체 소자의 감지증폭기
KR970055490A (ko) 하이 출력전압(voh)을 제한해주는 반도체장치의 출력버퍼
KR970024603A (ko) 슈미트 트리거회로
KR960042747A (ko) 반도체 메모리의 워드라인 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051007

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee