KR970008158A - 외부 전원 전압감지기를 가지는 내부 승압 전원 회로를 구비하는 반도체 메모리장치 - Google Patents

Abstract

1. 청구 범위에 기재된 발명이 속하는 기술 분야

외부 전원 전압 감지 회로와 스위칭 수단을 이용한 내부 승압 전원 회로를 구비하는 반도체 메모리장치에 관한 기술분야이다.

2. 발명이 해결하려고 하는 기술적 과제

본 발명은 종래의 높은 외부 전원 전압 VCC 영역에서 실제 소모하는 내부 승압 전원 전압 VPP양보다 더 많은 양의 VPP 전하를 보충하게 되어 VPP 레벨이 RASB 싸이클링을 할수록 점점 높아지는 문제를 해결하기 위하여 외부 전원 전압 감지 회로와 그에 대응하는 스위칭 수단으로써 다른 경로를 구성하여 불필요한 전하의 소모량을 줄이는 내부 승압 전원 회로를 제공한다.

3. 발명의 해결방법의 요지

종래기술의 문제점을 해결하기 위하여 본 발명은 소정의 제어 신호에 응답하여 내부 전원 전압을 승압하여 발생하는 다수의 내부 승압 전원 전압 발생기에 있어서, 외부 제어 신호에 응답하여 칩 마스터 신호를 발생하는 칩 마스터 신호 발생기와, 상기 칩 마스터 신호에 응답하여 제1 및 제2내부 승압 전원 전압 발생기로 소정의 제어 신호를 발생하여 출력하는 제1내부 승압 전원 전압 발생기 제어회로, 액티브 싸이클에서 내부 승압 전원 전압의 레벨을 감지하여 소정의 신호를 출력하는 내부 승압 전원 전압 감지기와, 상기 칩 마스터 신호에 응답하여 상기 내부 승압 전원 전압 감지기로 소정의 제어 신호를 출력하는 감지 제어 회로와, 액티브 사이클에서 상기 칩 마스터 신호에 응답하여 외부 전원 전압을 감지하여 소정의 신호를 출력하는 외부 전원 전압 감지 회로와, 액티브 싸이클시 상기 내부 승압 전원 전압 감지기에서 출력된 신호와 상기 칩 마스터 신호에 응답하여 제3내부 승압 전원 전압 발생기로 소정의 제어를 발생하여 출력하는 제2내부 승압 전원 전압 발생기 제어 회로와, 상기 칩 마스터 신호와 상기 외부 전원 전압 감지 회로의 출력신호로써 상기 제2내부 승압 전원 전압 발생기 제어 회로의 입력을 제어하는 스위칭 수단을 포함한다.

4. 발명의 중요한 용도

내부 승압 전원 회로를 구비한 반도체 메모리장치에 적합하게 사용된다.

Description

외부 전원 전압감지기를 가지는 내부 승압 전원 회로를 구비하는 반도체 메모리장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명의 실시예로서 액티브 내부 승압 전원 전압 발생기의 구성을 나타내는 블럭도, 제3도는 본 발명의 다른 실시예로서 액티브 내부 승압 전원 전압 발생기의 구성을 나타내는 블럭도.

Claims (6)

1. 소정의 제어 회로에 응답하여 내부 전원 전압을 승압하여 발생하는 다수의 내부 승압 전원 전압 발생기를 구비하는 반도체 메모리장치에 있어서, 외부 제어 신호에 응답하여 칩 마스터 신호를 발생하는 칩 마스터 신호 발생기와, 상기 칩 마스터 신호에 응답하여 제1 및 제2내부 승압 전원 전압 발생기로 소정의 제어 회로를 발생하여 출력하는 제1내부 승압 전원 전압 발생기 제어 회로와, 액티브 싸이클에서 내부 승압 전원 전압의 레벨을 감지하여 소정의 신호를 출력하는 내부 승압 전원 전압 감지기와, 상기 칩 마스터 신호에 응답하여 상기 내부 승압 전원 전압 감지기로 소정의 제어회로를 출력하는 감지 제어 회로와, 액티브 싸이클에서 상기 칩 마스터 신호에 응답하여 외부 전원 전압을 감지하여 소정의 신호를 출력하는 외부 전원 전압 감지 회로와, 액티브 싸이클시 상기 내부 승압 전원 전압 감지기에서 출력된 신호와상기 칩 마스터 신호에 응답하여 제3내부 승압 전원 전압 발생기로 소정의 제어 신호를 발생하여 출력하는 제2내부 승압 전원 전압 발생기 제어 회로와, 상기 칩 마스터 신호와 상기 외부 전원 전압 감지 회로의 출력신호로써 상기 제2내부 승압 전원 전압 발생기 제어 회로의 입력을 제어하는 스위칭 수단을 구비함을 특징으로 하는 반도체 메모리장치.
2. 제1항에 있어서, 상기 스위칭 수단은 낸드 게이트와 인버터로 구성함을 특징으로 하는 반도체 메모리장치.
3. 제1항에 있어서, 상기 스위칭 수단은 비교기로 구성함을 특징으로 하는 반도체 메모리장치.
4. 소정의 제어 신호에 응답하여 내부 전원 전압을 승압하여 발생하는 다수의 내부 승압 전원 전압 발생기를 구비하는 반도체 메모리장치에 있어서, 외부 제어 회로에 응답하여 칩 마스터 신호를 발생하는 칩 마스터 신호 발생기와, 상기 칩 마스터 신호에 응답하여 제1 및 제2내부 승압 전원 전압 발생기로 소정의 제어 신호를 발생하여 출력하는 제1내부 승압 전원 전압 발생기 제어 회로와, 액티브 싸이클에서 내부 승압 전원 전압의 레벨을 감지하여 소정의 신호를 출력하는 내부 승압 전원 전압 감지기와, 상기 칩 마스터 신호에 응답하여 상기 내부 승압 전원 전압 감지기로 소정의 제어 신호를 출력하는 감지 제어 회로와, 액티브 싸이클에서 상기 칩 마스터 신호에 응답하여 외부 전원 전압을 감지하여 소정의 신호를 출력하는 외부 전원 전압 감지 회로와, 액티브 싸이클시 상기 내부 승압 전원 전압 감지기에서 출력된 신호와상기 칩 마스터 신호에 응답하여 제3내부 승압 전원 전압 발생기로 소정의 제어 신호를 발생하여 출력하는 제2내부 승압 전원 전압 발생기 제어 회로와, 상기 칩 마스터 신호와 상기 외부 전원 전압 감지 회로의 출력신호로써 상기 제2내부 승압 전원 전압 발생기 제어 회로의 입력을 제어하는 제1스위칭 수단과, 상기 내부 승압 전원 전압 감지기에서 출력되는 신호와 상기 외부 전원 전압 감지 회로의 출력신호로써 상기 제1 및 제2내부 승압 전원 전압 발생기 제어 회로의 입력을제어하는 제2스위칭 수단을 구비함을 특징으로 하는 반도체 메모리 장치.
5. 제4항에 있어서, 상기 스위칭 수단은 낸드 게이트와 인버터로 구성함을 특징으로 하는 반도체 메모리장치.
6. 제4항에 있어서, 상기 스위칭 수단은 비교기로 구성함을 특징으로 하는 반도체 메모리장치.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.