KR970007077Y1 - 웨이퍼의 에지칩 테스트회로 - Google Patents

웨이퍼의 에지칩 테스트회로 Download PDF

Info

Publication number
KR970007077Y1
KR970007077Y1 KR2019910000515U KR910000515U KR970007077Y1 KR 970007077 Y1 KR970007077 Y1 KR 970007077Y1 KR 2019910000515 U KR2019910000515 U KR 2019910000515U KR 910000515 U KR910000515 U KR 910000515U KR 970007077 Y1 KR970007077 Y1 KR 970007077Y1
Authority
KR
South Korea
Prior art keywords
wafer
edge
sensor
test circuit
test
Prior art date
Application number
KR2019910000515U
Other languages
English (en)
Other versions
KR920015754U (ko
Inventor
정연승
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910000515U priority Critical patent/KR970007077Y1/ko
Publication of KR920015754U publication Critical patent/KR920015754U/ko
Application granted granted Critical
Publication of KR970007077Y1 publication Critical patent/KR970007077Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

내용없음

Description

웨이퍼의 에지칩 테스트회로
제1도는 종래의 구성인 칩 다이에 프로우브팁 및 에지센서가 설치된 상태를 도시하는 도면
제2도의 (가)~(다)도는 본 고안의 구성에 의한 프로우브팁 2개를 갖는 센서에 대한 구성이고 (라) 및 (마)도는 프로우빙 테스트시 프로우버척의 작동상태도
제3도는 본 고안의 구성에 의한 작동상태도
*도면의 주요 부분에 대한 부호의 설명*
1 : 엔진센서2 : 프로우브팁
11 : (본 고안의)센서12 : 프로우버척
13 : 웨이퍼
본 고안은 EDS에서 웨이퍼 테스트시 웨이퍼의 모든 에지칩을 테스트하여 그 결과에 따라 잉킹(inking)할 수 있도록 한 회로에 관한 것으로, 특히 프로우브팁을 이용한 에지센서를 2개 사용하여 구성시킨 회로에 관한 것이다.
종래 기술의 구성은 현재에 사용중인 프로우버(1034X: 일렉트로 글라스 모델)를 예로들면 제1도에 도시한 바와같이 에지센서를 1개 사용하여 칩이 있고 없음을 감지하여 프로우빙(Probing) 및 잉킹(inking)을 한다. 즉 이와같이 에지센스(1) 1개를 사용하여 EDS테스트하면 센서(1)가 오른쪽 끝부위의 에지에 오면 프로우브팁(2)보다 센서(1)가 먼저 웨이퍼의 외부로 벗어나 에지칩을 인식못하고 이로 인해 프로우빙 테스트 및 잉킹이 되지 않으므로 조립공정의 다이분류기가 양호칩으로 인식한다. 미설명부호 3은 에지센서가 설치된 위치를 나타내며, 도면부호 1은 에지센서를 나타내고 있다.
그러나 상기한 바와같이 하나의 에지센서(1)를 사용할 경우엔, 제1도에 도시한 바와 같이, 오른쪽 또는 왼쪽의 가장자리칩이 없는 것으로 감지되어 프로우빙과 잉킹이 되지 않는다.
따라서 조립공정에서의 다이분류가 잉킹이 되어 있지 않은 에지칩(거의 모든 에지칩은 불량임)을 양호한 칩으로 인식하여 분류하므로 이와같이 분류된 불량칩을 가지고, 다이접합, 와이어접합, 모울도, 트리밍, 그리고 성형조립 공정을 거치면서 제품(IC)이 최종테스트 공정에 오면 불량으로 처리(판명)되므로 이에따르는 공정 및 제품상의 손실이 매우 컸었다.
본 고안은 이와같은 문제점을 해소하고자 프로우브팁으로 센서와 같은 역할을 할 수 있도록 회로를 구성하고 프로우브팁 센서를 대각선 방향으로 2개 설치하여 웨이퍼 에지칩을 모두 감지하도록 하여 테스트와 잉킹을 하도록 회로를 구성하였다.
제2도는 본 고안의 구성을 도시한 도면으로서, (가)도에 도시한 바와같이, 프로우브팁(2) 두 개로 구성된 센서(11)를 설치하였다.
(나) 및 (다)도는 이에 대한 상면도와 측면도를 나타내었다.
(라)도는 본 고안의 구성에 의해, 프로우빙 테스트시 프로우버척(12)(Prober chuck)(12)이 웨이퍼(13)쪽으로 위로 올라간 "온 웨이퍼(on wafer)" 상태를 나타내며, 이때 센서의 신호는 하이가 된다.
(마)도는 본 고안의 구성에 의해 테스트가 완료되면 프로우버척(12)이 아래로 내려온 상태 즉 "오프웨이퍼(off wafer)" 상태를 나타내며 이때 센서신호는 로우가 된다.
제3도는 본 고안의 구성에 의한 회로도를 나타낸 것으로 도시한 바와같이, 제1에지팁 센서와 제2에지팁 센서중 하나라도 하이이면 센서신호는 하이가 되고 "온 웨이퍼(on wafer)"로 인식되어 프로우버척(12)은 상승되도록 하였으며 웨이퍼 에지에서 두 센서가 모두 웨이퍼를 벗어날 경우에는 제1 및 제2센서는 그라운드와 붙어 7432의 출력 센서신호는 로우가 되고 그리고 전환되어 다음열을 테스트하도록 구성되어 있다.
그리고 자동테스트시엔 오프 웨이퍼신호(로우)가 두 번 연속입력되면 바꾸어서 다음의 아래줄열을 테스트 진행한다.
이상과 같은 본 고안의 구성에 의하며, 앞에서 설명한 바와같이 모든 에지칩을 인식하여 테스트되므로 조립공정에서의 분류기가 불량칩을 양호칩으로 인식하는 오류를 범할 조건을 완전제거함으로써 생산성의 향상을 기할 수 있는 효과가 있다.

Claims (2)

  1. 제1에지팁 센서와 제2에지팁 센서중 한 개라도 하이이면 센서신호는 하이가 되고, 온웨이퍼로 인식되어 프로우버척은 상승되고, 웨이퍼에지에서 두 센서가 모두 웨이퍼를 벗어날 경우에는, 제1 및 제2센서는 그라운드와 붙어 7432의 출력센서 신호는 로우가 되고 전환하여 열을 테스트하도록 구성시킨 것을 특징으로 하는 웨이퍼의 에지칩 테스트회로.
  2. 제1항에 있어서,
    상기한 팁센서는 대각선 방향으로 설치한 구성인 것을 특징으로 하는 웨이퍼의 에지칩 테스트회로.
KR2019910000515U 1991-01-15 1991-01-15 웨이퍼의 에지칩 테스트회로 KR970007077Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910000515U KR970007077Y1 (ko) 1991-01-15 1991-01-15 웨이퍼의 에지칩 테스트회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910000515U KR970007077Y1 (ko) 1991-01-15 1991-01-15 웨이퍼의 에지칩 테스트회로

Publications (2)

Publication Number Publication Date
KR920015754U KR920015754U (ko) 1992-08-17
KR970007077Y1 true KR970007077Y1 (ko) 1997-07-15

Family

ID=19309802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910000515U KR970007077Y1 (ko) 1991-01-15 1991-01-15 웨이퍼의 에지칩 테스트회로

Country Status (1)

Country Link
KR (1) KR970007077Y1 (ko)

Also Published As

Publication number Publication date
KR920015754U (ko) 1992-08-17

Similar Documents

Publication Publication Date Title
KR970007077Y1 (ko) 웨이퍼의 에지칩 테스트회로
EP0438127A2 (en) Semiconductor wafer
US6184569B1 (en) Semiconductor chip inspection structures
KR200181401Y1 (ko) 반도체 집적회로 테스트용 다중 인터페이스 보드
JPS6030147A (ja) 半導体ウェ−ハ
KR940001271Y1 (ko) 웨이퍼 및 패키지 겸용 프로브 카드
JPH03185744A (ja) 半導体素子
KR0177987B1 (ko) 복수 개의 반도체 칩 테스트 방법
JPS6428835A (en) Method for testing function of ic chip
JPH0653292A (ja) 半導体装置及びその検査方法
JPS6235644A (ja) 半導体装置
JPH0660930B2 (ja) 集積回路の特性試験方法
JPH0749363A (ja) チップオンボード基板のショート検出方法
JPH023146B2 (ko)
JPH0590362A (ja) 半導体ウエハの検査構造
JPH06104316A (ja) フィルムキャリアテ−プ
JPH07122654B2 (ja) 電子回路の試験方法
JPH03284861A (ja) プローブカード
KR20000013295A (ko) 듀얼 테스트 장치
JPH0286142A (ja) 半導体装置の製造方法及び試験機能をそなえた半導体装置
JPH1114703A (ja) 電子回路基板における不良個所特定装置
JPS63122160A (ja) 半導体集積回路
KR19990016650A (ko) 반도체 웨이퍼의 동시 검사 장치
JPH0829472A (ja) 信号配線の良否検査方法
JPS61171146A (ja) 電気特性測定用センサ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041018

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee