KR970006210B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR970006210B1
KR970006210B1 KR1019940000145A KR19940000145A KR970006210B1 KR 970006210 B1 KR970006210 B1 KR 970006210B1 KR 1019940000145 A KR1019940000145 A KR 1019940000145A KR 19940000145 A KR19940000145 A KR 19940000145A KR 970006210 B1 KR970006210 B1 KR 970006210B1
Authority
KR
South Korea
Prior art keywords
resist pattern
semiconductor device
manufacturing
energy ray
semiconductor substrate
Prior art date
Application number
KR1019940000145A
Other languages
English (en)
Inventor
마사유끼 엔도
데루히또 오니시
노보루 노무라
Original Assignee
마쯔시다 덴기 산교 가부시끼가이샤
모리시다 요이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다 덴기 산교 가부시끼가이샤, 모리시다 요이찌 filed Critical 마쯔시다 덴기 산교 가부시끼가이샤
Application granted granted Critical
Publication of KR970006210B1 publication Critical patent/KR970006210B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체장치의 제조방법
제1도 (a)~(f)는 본 발명의 제1실시예에 관한 반도체장치의 제조방법의 각 공정을 표시하는 단면도.
제2도 (a)~(f)는 본 발명의 제2실시예에 관한 반도체장치의 제조방법의 각 공정을 표시하는 단면도.
제3도 (a)~(f)는 종래의 반도체장치의 제조방법의 각 공정을 표시하는 단면도.
[발명의 배경]
본 발명은 반도체장치의 제조방법에 관한 것이다.
반도체장치의 제조방법에 있어서, 이온주입후 특히 고도즈의 이온주입후의 레지스터패턴은 그 표면이 경화되어 있기 때문에 통상의 산에 의한 세정에서는 제거되지 않으므로, O2를 이용한 드라이애싱(탄화처리)에 의해 제거되고 있다. 그런데, 이 O2를 이용한 드라이애싱방법에 의해서도 반도체기판상의 레지스트패턴을 완전히 제거할 수 없는 실정이다.
이하, 제3도 (a)~(f)에 의거 종래의 반도체장치의 제조방법의 일예에 대해서 설명한다.
우선, 제3도(a)에 표시한 바와 같이 반도체기판(10)상에 노보락수지와 나프트퀴논 디아지드로 되고, 통상의 이온주입용의 레지스트패턴형성에 사용되고 있는 레지스트막(동경응화제 TSMR-V3)(11)을 막두께 1.5μm로 형성한다.
다음에 제3도(b)에 표시한 바와 같이 소정 형상을 갖는 이온주입용 마스크(12)를 사용하여 i선 스텝퍼(NA 0.50)에 의해 i 선광(13)을 조사하므로서 레지스트막(11)에 대해 노광을 행한다.
다음에 레지스트막(11)에 가열처리 및 현상처리를 행하므로서 제3도(c)에 표시한 바와 같은 레지스트패턴(11')을 형성한다.
다음으로 제3도(d)에 표시한 바와 같이 레지스트패턴(11')을 마스크로서 반도체기판(10)에 대하여 고도즈(1×1016)의 As+(14)를 이온주입한다. 이와 같이 고도즈의 이온을 주입하면 레지스트패턴(11')의 표면이 변질하기 때문에, 통상의 유산용액으로 되는 세정액에 의해서는 레지스트패턴(11')은 제거되지 않는다.
그래서, 제3도(e)에 표시한 바와 같이 레지스트패턴(11')에 대해 O2를 이용한 드라이애싱(15)을 행하므로서, 상기 레지스트패턴(11')을 제거한다.
이에 의해 대부분의 레지스트패턴(11')은 제거되지만, 제3도(f)에 표시한 바와 같이 반도체기판(10)상에는 약간의 잔사·파티클(16)이 제거되지 않고 남는다.
그런데, 상기와 같이 반도체기판(10)상에 남은 잔사·파티클(16)은 다음 공정에서의 불량요인으로 되고, 반도체장치의 생산수율을 저하시키는 원인이 된다.
그래서, 반도체기판(10)상에 남은 잔사·파티클(16)을 제거하기 위해서는 반도체기판(10)의 표면을 산성 세정액에 의해 세정하는 것이 고려되었지만, 그라이애싱공정에 의해 이미 나빠져 있는 스루우푸트가 더욱 악화됨과 동시에, 드라이애싱공정 및 세정공정을 행하지 않으면 안되기 때문에, 프로세스코스트도 더욱 나빠지므로 산성 세정액에 의한 세정은 공업적으로 바람직하지 않다.
[발명의 개요]
상기에 감안하여 본 발명은 이온주입후의 레지스트의 제거를 고도로 정밀하게 또한 간단하고 쉽게 행할 수 있는 반도체장치의 제조방법을 제공하는 것을 목적으로 한다.
상기의 문제점을 해결하기 위해 본 발명은 반도체기판상에 에너지선이 조사되면 산을 발생하는 화합물과 산에 의해 보호기가 이탈되는 수지를 포함하는 레지스트로 되는 레지스트패턴을 형성하고, 상기 레지스트패턴에 대해서 에너지선을 조사하여 레지스트패턴의 상기 화합물로부터 산을 발생시키고, 이 산에 의해 레지스트팬턴의 상기 수지로부터 보호기를 탈리시키며, 이에 의해 레지스트팬턴의 표면을 거칠게 하는 것이다.
구체적으로는 본 발명에 관한 반도체장치의 제조방법은 반도체기판상에 에너지선이 조사되면 산을 발생하는 화합물과 산에 의해 보호기가 탈리돈 수지를 포함하는 레지스트막을 형성하는 제1의 공정과, 상기 레지스트막에 대하여 소정 형상의 마스크에 의한 노광 및 현상처리를 행하므로서 레지스트패턴을 형성하는 제2의 공정과, 상기 레지스트패턴의 전면에 대하여 에너지선을 조사함과 동시에 상기 반도체 기판에 대하여 이온주입을 행하는 제3의 공정과, 상기 레지스트패턴을 세정제에 의해 제거하는 제4의 공정을 구비하고 있다.
에너지선이 조사되면 산을 발생하는 화합물과 산에 의해 보호기가 탈리되는 수지를 포함하는 레지스트패턴에 대해서 에너지선을 조사하기 때문에, 에너지선이 조사되는 화합물에서 산이 발생하고, 발생한 산에 의해서 수지중의 보호기가 탈리된다. 보호기가 탈리한 후의 수지는 조그만 구멍이 형성된 상태로 되고, 레지스트패턴의 표면상태가 거칠게 되기 때문에 레지스트패턴을 마스크로서 고도즈의 이온주입을 행했다고 하여도 알카리 수용액이나 유산용액 등의 세정액이 레지스트패턴의 내부에 침투하기 쉬우므로 레지스트패턴의 제거가 용이하게 된다.
이 때문에 본 발명에 의하면 종래의 방법에서는 곤란했던 이온주입후의 레지스트패턴의 제거를 간단하고 쉬운 방법으로 확실히 실현할 수 있기 때문에, 스루우푸트나 프로세스코스트의 현저한 감소를 도모할 수 있으므로 반도체장치의 생산성 및 생산수율을 향상시킬 수 있고,공업적 가치가 대단히 크다.
상기 제3의 공정은 상기 레지스트패턴의 전면에 대하여 에너지선을 조사한 후에 상기 레지스트패턴을 마스크로서 상기 반도체기판에 대하여 이온주입을 행하는 공정이어도 좋고, 상기 레지스트패턴을 마스크로서 상기 반도체기판에 대하여 이온주입을 행한 후에, 상기 레지스트패턴의 전면에 대하여 에너지선을 조사하는 공정이라도 좋다.
상기 수지는 산에 의해 보호기가 탈리되면 알카리 가용성으로 되는 특성을 갖고, 상기 세정액은 알카리성 세정액인 것이 바람직하다.
이와 같이, 레지스트패턴을 알카리성 세정액에 의해 세정하면 알카리성 세정액이 레지스트패턴의 내부로 깊이 침투하기 쉬우므로 레지스트패턴의 제걸르 상온의 세정액에 의해 행할 수 있다.
상기 수지로서는 폴리비닐페놀, 폴리비닐페놀의 공중합체, 노보락수지 또는 노보락수지의 공중합체에 보호기가 부가된 것을 이용할 수 있다.
상기 보호기로서는 t-부틸기, t-부티록시기, 테트라히드록시기 또는 t-부틸시릴기를 이용할 수 있다.
상기 화합물로서는 오니움염, 술폰산발생화합물, 카르본산발생 화합물 또는 트리아진 화합물이다.
상기 제3의 공정에서의 상기 레지스트패턴의 전면에 대하여 에너지선을 조사하는 공정은 산소 분위기중에 있어서 행하는 것이 바람직하다.
이와 같이 하면, 에너지선의 조사시에 있어서 레지스트패턴의 표면은 오존이나 0원자에 의해 에칭되므로 세정액에 의한 레지스트패턴의 제거가 한층 용이하게 된다.
실시예
제1실시예
이하, 제1도 (a)~(f)에 의거 본 발명의 제1실시예에 관한 반도체장치의 제조방법을 설명한다. 우선, 제1도(a)에 표시한 바와 같이 반도체기판(1)상에 다음과 같이 조성되는 에너지선에 의해 산을 발생하는 화합물과 산에 의해 보호기가 탈리하고, 알카리 가용성으로 되는 수지와 용매를 포함하는 레지스트(2A)를 막두께 1.5μm의 두께로 형성한다.
산에 의해 보호기가 탈리하여 알카리 가용성으로 되는 수지
…… 폴리(t-부틸옥시스티렌) : 10g
에너지선에 의해 산을 발생하는 화합물
…… 트리페닐술포늄안티모네이트 : 1g
용매……디에틸렌글리콜디메틸에테르 : 50g
다음으로 제1도(b)에 표시한 바와 같이 소정 형상을 갖는 이온주입용의 마스크(3)를 이용하여 i선스탭퍼(NA 0.50)에 의해 i선광(4A)을 조사하므로서 레지스트(2A)에 대하여 노광을 행한다.
다음으로 레지스트(2A)에 가열처리 및 현상처리를 행하므로서 제1도(c)에 표시한 바와 같은 포지티브형의 레지스트패턴(2A')을 형성한다.
다음에 제1도(d)에 표시한 바와 같이 레지스트패턴(2A')에 대하여 에너지선으로의 자외선광(5A)을 전면에 조사하고, 레지스트패턴(2A')중의 상기 화합물에서 산을 발생시킴과 동시에 이 산에 의해 상기 수지에서 보호기를 탈리시키고, 이것에 의해 레지스트패턴(2A')의 표면을 거칠게 함과 동시에 레지스트패턴(2A')을 알카리 가용성으로 변성시킨다.
다음에 제1도(e)에 표시한 바와 같이 레지스트패턴(2A')을 마스크로서 반도체기판(1)에 대하여 고도즈(1×1016)의 As+(6A)를 이온주입한다.
다음으로 반도체기판(1)의 표면을 상온의 알카리 수용액으로 되는 세정액에 의해 제거한다. 이 결과 고도즈의 이온주입에 의해 레지스트패턴(2A')의 표면은 변질했지만 레지스트패턴(2A')의 표면이 거칠게 되어 있음과 동시에 레지스트패턴(2A')이 알카리 가용성으로 되어 있기 때문에 제1도(f)에 표시한바와 같이 상기의 세정액에 의해 반도체기판(1)의 표면의 레지스트패턴(2A') 완전히 제거되고, 잔사나 파티클 등은 반도체기판(1)의 표면에는 전혀 관찰되지 않았다.
또한, 상온의 알카리 수용액 대신에 유산용액, 과산화수소 수용액, 또는 유산용액과 과산화수소 수용액과의 혼합액으로 되는 가열한 산성 제정액을 이용해도 완전히 같은 양호한 결과를 얻을 수 있다.
제2실시예
이하 제2도 (a)~(f)에 의거 본 발명의 제2실시예에 관한 반도체장치의 제조방법을 설명한다.
우선 제2도(a)에 표시한 바와 같이 반도체기판(1)상에 다음과 같이 조성되는 에너지선에 의해 산을 발생하는 화합물과 산에 의해 보호기가 탈리한 알카리 가용성으로 되는 수지와 용매를 포함하는 레지스트(2B)를 막두께 1.5μm의 두께로 형성한다.
상에 의해 보호기가 탈리하여 알카리 가용성으로 되는 수지
…… 폴리(에톡시)에톡시스티렌 : 10g
에너지선에 의해 산을 발생하는 화합물
…… 2-다아조-1,3-(디시클로헥실)디술폰 : 0.5g
용매 …… 디에틸렌글리콜디메틸에테르 : 50g
다음으로 제2(b)에 표시한 바와 같이 소정 형상을 갖는 이온주입용의 마스크(3)를 이용하여 KrF 엑시머레이저스텝퍼(NA 0.45)에 의해 KrF 엑시머레이저(4B)를 조사하므로서 레지스트(2B)에 대하여 노광을 행한다.
다음은 레지스트(2B)에 가열처리 및 현상처리를 행하므로서 제2도(c)에 표시한 바와 같은 포지티브형의 레지스트패턴(2B')을 형성한다.
다음으로 제2도(d)에 표시한 바와 같이 레지스트패턴(2B')을 마스크로서 반도체기판(1)에 대해 고도즈(1×1016)의 BF2 +(6B)를 이온주입한다.
다음으로 제2도(e)에 표시한 바와 같이 레지스트패턴(2B')에 대하여 에너지선으로서의 원자외선광(5B)을 전면에 조사하고, 레지스트패턴(2A')중의 상기 화합물에서 산을 발생시킴과 동시에 이 산에 의해 상기 수지에서 보호기를 탈리시킨다. 이것에 의해 레지스트패턴(2B')이 알카리 가용성으로 변성함과 동시에 수지에서 탈리한 보호기가 에톡시에틸렌 화합물로 되어, 이 에톡시에틸렌 화합물이 이온주입에 의해 변질한 레지스트패턴(2B')의 표면을 레지스트내부에서 반응시켜 표면상태를 거칠게 한다.
다음으로 반도체기판(1)의 표면을 알카리 수용액으로 되는 세정액에 의해 제거한다. 이 결과 고도즈의 이온주입에 의해 레지스트패턴(2B')의 표면은 변질했지만, 레지스트패턴(2B')의 표면이 거칠게 되어 있음과 동시에 레지스트패턴(2B')이 알카리 가용성으로 되어 있기 때문에, 상기의 세정액이 레지스트패턴(2B')의 내부에까지 용이하게 침투하므로 제2도(f)에 표시한 바와 같이, 반도체기판(1)의 표면의 레지스트패턴(2B')은 완전히 제거되고, 잔사나 파티클 등은 반도체기판(1)의 표면에는 전혀 관찰되지 않았다. 또한, 알카리 수용액 대신에 유산용액, 과산화수소 수용액 또는 유산용액과 과산화수소 수용액과의 혼합액으로 되는 가열한 산성 세정액을 이용해도 완전히 같은 양호한 결과를 얻을 수 있었다.
또한, 상기 제1 및 제2실시예에 있어서, 레지스트패턴(2A')(2B')에 대하여 에너지선을 전면으로 조사하는 공정을 산소분위기중에서 행하면, 에너지선의 조사시에 있어서 레지스트패턴(2A')(2B')의 표면은 오존이나 0 원자에 의해 약간 에칭되기 때문에, 세정액이 레지스트패턴(2A')(2B')에 침투하기 쉽게 되고, 세정액에 의한 레지스트패턴(2A')(2B')의 제거가 한층 용이해진다.
또, 에너지선으로서는 상기의 자외선이나 원자외선외에 엑시머레이저광, 전자선 또는 X선 등을 이용 할 수 있다.
또, 본 발명에 관한 에너지선이 조사되면 산을 발생하는 화합물로서는 오니움염, 술폰산발생 화합물, 카르본산발생 화합물 또는 트리아진 화합물 등이 있다.
더욱기, 본 발명에 관한 산에 의해 보호기가 이탈하는 수지로서는 폴리비닐페놀, 폴리비닐페놀의 공중합체, 노보락수지 또는 노보락수지의 공중합체에 보호기를 부여한 수지 등이 있고, 이탈하는 보호기로서는 t-부틸기, t-부티록시기, 테트라히드록시기 또는 t-부틸시릴기가 있다.

Claims (8)

  1. 반도체기판상에 에너지선이 조사되면 산을 발생하는 화합물과 산에 의해 보호기가 이탈되는 수지를 포함하는 레지스트막을 형성하는 제1의 공정과, 상기 레지스트막에 대해 소정 형상의 마스크에 의한 노광 및 현상처리를 행하는 것에 의해 레지스트패턴을 형성하는 제2의 공정과, 상기 레지스트패턴의 전면에 대해 에너지선을 조사함과 동시에 상기 반도체기판에 대해 이온주입을 행하는 제3의 공정과, 상기 레지스트패턴을 세정제에 의해 제거하는 제4의 공정을 구비하고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 제3의 공정은 상기 레지스트패턴의 전면에 대해 에너지선을 조사한 후에 상기 레지스트패턴을 마스크로서 상기 반도체기판에 대해 이온주입을 행하는 공정인 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 제3의 공정은 상기 레지스트패턴을 마스크로서 상기 반도체기판에 대해 이온주입을 행한 후에 상기 레지스트패턴의 전면에 대해 에너지선을 조사하는 공정인 것을 특징으로 하는 반도체장치의 제조반법.
  4. 제1항에 있어서, 상기 수지는 산에 의해 보호기가 이탈되면 알카리 가용성으로 되는 특성을 갖고, 상기 세정액은 알카리성 세정액인 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제1항에 있어서, 상기 수지는 폴리비닐페놀, 폴리비닐페놀의 공중합체, 노보락수지 또는 노보락수지의 공중합체에 보호기가 부가된 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제1항에 있어서, 상기 보호기는 t-부틸기, t-부티록시기, 테트라히드록시기 또는 t-부틸시릴기인 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제1항에 있어서, 상기 화합물은 오니움염, 술폰산발생 화합물, 카르본산발생 화합물 또는 트리아진 화합물인 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제1항에 있어서, 상기 제3의 공정에서의, 상기 레지스트패턴의 전면에 대해 에너지선을 조사하는 공정은 산소분위기중에서 행하여지는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019940000145A 1993-02-22 1994-01-06 반도체장치의 제조방법 KR970006210B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-031,856 1993-02-22
JP5031856A JP2823768B2 (ja) 1993-02-22 1993-02-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR970006210B1 true KR970006210B1 (ko) 1997-04-24

Family

ID=12342696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000145A KR970006210B1 (ko) 1993-02-22 1994-01-06 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US5472826A (ko)
EP (1) EP0617455B1 (ko)
JP (1) JP2823768B2 (ko)
KR (1) KR970006210B1 (ko)
DE (1) DE69429636T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6210846B1 (en) 1999-08-13 2001-04-03 Advanced Micro Devices, Inc. Exposure during rework for enhanced resist removal
JP3827556B2 (ja) * 2001-10-31 2006-09-27 松下電器産業株式会社 パターン形成方法
JP2008160078A (ja) 2006-12-01 2008-07-10 Matsushita Electric Ind Co Ltd 樹脂膜の評価方法および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617251A (en) * 1985-04-11 1986-10-14 Olin Hunt Specialty Products, Inc. Stripping composition and method of using the same
US4885047A (en) * 1986-08-11 1989-12-05 Fusion Systems Corporation Apparatus for photoresist stripping
US4824763A (en) * 1987-07-30 1989-04-25 Ekc Technology, Inc. Triamine positive photoresist stripping composition and prebaking process
DE69027799T2 (de) * 1989-03-14 1997-01-23 Ibm Chemisch amplifizierter Photolack
US5120633A (en) * 1990-04-10 1992-06-09 E. I. Du Pont De Nemours And Company Resist material for use in thick film resists
US5219711A (en) * 1990-04-10 1993-06-15 E. I. Du Pont De Nemours And Company Positive image formation utilizing resist material with carbazole diazonium salt acid generator

Also Published As

Publication number Publication date
US5472826A (en) 1995-12-05
EP0617455A3 (en) 1997-03-12
EP0617455B1 (en) 2002-01-16
JP2823768B2 (ja) 1998-11-11
DE69429636D1 (de) 2002-02-21
EP0617455A2 (en) 1994-09-28
DE69429636T2 (de) 2002-08-08
JPH06252042A (ja) 1994-09-09

Similar Documents

Publication Publication Date Title
USRE35821E (en) Pattern forming method including the formation of an acidic coating layer on the radiation-sensitive layer
US6368421B1 (en) Composition for stripping photoresist and organic materials from substrate surfaces
KR0174316B1 (ko) 미세패턴 형성방법
KR20010013818A (ko) 포토레지스트 현상액 및 현상 방법
US5591654A (en) Method of manufacturing a semiconductor device and a resist composition used therein
JP2003507765A (ja) 向上したレジスト除去のためのリワークの間の露光
CA2103411C (en) Electron beam lithography with reduced charging effects
KR970006210B1 (ko) 반도체장치의 제조방법
US5814432A (en) Method of forming patterns for use in manufacturing electronic devices
JP3077648B2 (ja) 化学増幅系レジストのパターン形成方法
US5518579A (en) Method for forming a fine pattern
JP3310202B2 (ja) レジストパターンの形成方法
KR0183271B1 (ko) 패턴 형성방법
EP1353226A2 (en) Method for manufacturing resist pattern
JPH05323590A (ja) 化学増幅型レジスト組成物
JPH06110214A (ja) レジストパターンの形成方法
JPS56140345A (en) Formation of pattern
JP3299240B2 (ja) パターン形成方法
KR100594940B1 (ko) 포토레지스트 세정용 수용액 조성물, 및 이를 이용한 패턴형성 방법
JPH07199483A (ja) レジストパターンの形成方法
KR20010098722A (ko) 패턴형성재료 및 패턴형성방법
JPH04338960A (ja) レジストパターンの形成方法
JP2000187337A (ja) 現像液及びこれを用いた現像方法
JPH07219239A (ja) レジストパターンの形成方法
JP2002270487A (ja) レジストパターン形成方法およびそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100811

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee