KR970004081B1

KR970004081B1 - 휴대용 저 전력 컴퓨터

Info

Publication number: KR970004081B1
Application number: KR1019910702027A
Authority: KR
Inventors: 죤 피. 페어 뱅크스; 레로이 디. 하퍼; 스타브로 이. 프로드모; 이안 에이치. 에스. 쿨리모어; 노어 엘. 앵글린; 신페이 이치가와; 로이 제이. 매차머; 게리 알. 미라클
Original assignee: 후지쓰 퍼스널시스템스, 인코포레이티드; 마이클 에스. 헌터
Priority date: 1989-06-30
Filing date: 1990-06-28
Publication date: 1997-03-25
Also published as: EP0479915A1; WO1991000523A1; DE69033254D1; EP0479915B1; CA2063558C; CA2063558A1; EP0479915A4; KR920702775A; JPH05502124A; AU6050790A; DE69033254T2

Abstract

없음

Description

휴대용 저 전력 컴퓨터

제1도는 컴퓨터의 사시도.

제2도는 키보드의 전개사시도.

제3도는 집적회로칩의 내부 접속을 나타낸 시스템도.

제4도는 회로기판의 전면도.

제5도는 제4도의 회로 기판의 후면도.

제6A도 및 6B도는 회로 기판에 IC가 부착된 상태를 나타낸 도면.

제7도는 테스트 구조를 나타낸 도면.

제8A도 및 제8B도는 컴퓨터 리세트 구조를 나타낸 도면.

제9도는 보오더 플레이트, 디스플레이 및 키보드를 나타낸 도면.

부록 A는 I/O맵.

각 도면에서 동일한 참조 부호는 동일 또는 유사한 부품을 나타냄.

발명의 분야

본 발명은 소형의 저전력 컴퓨터에 관한 것으로, 특히 액정 디스플레이를 사용하는 배터리 구동형 컴퓨터에 관한 것이다.

발명의 배경

최근, 퍼스널 컴퓨터는 더욱 고속화 되고 소형화 되는 경향이 있다. 대표적으로 데스크 톱 컴퓨터는 가정용 전원을 사용하고 있고, MS-DOS(마이크로 소프트사의 등록상표) 또는 Unix(아메리칸 텔리폰 앤드 텔리그래프의 등록 상표)와 같은 운영 체제(OS)를 통하여 실행하도록 작성된 상용 소프트웨어를 실행한다. 이러한 컴퓨터 들은 연산장치 이외에 사용자에게 정보를 디스플레이 하는 모니터와 사용자로부터 정보를 수신하는 키보드를 포함한다. 또한 컴퓨터는 디스크 드라이브, 프린터, 통신모뎀 및 주변장치를 포함할 수 있다. 컴퓨터는 상용 소프트웨어와 호환성이 있어야 하기 때문에 각 컴퓨터 시스템에 유일한 기본 입/출력 시스템(BIOS)은 운영체제 또는 응용 프로그램에 의해 발생되는 명령을 장치의 하드웨어에 의해 실행되는 특정 기계어 명령으로 변환한다. 이들 컴퓨터는 장치가 턴온 될때 연속적으로 동작하여, 메모리를 액세스하고 레지스터를 로드하며 디스크에 대한 판독/기입을 행하고 사용되는 키보드를 검출하도록 중앙 처리 장치를 제어하고, 디스플레이 및 내부 클록의 사이클로 동기되는 모든 동작들을 제어하는 내부 클록을 포함한다.

또한, 컴퓨터가 외부 포트를 액세스 할 경우, 외부에 대한 통신은 UART(범용 비동기 송수신기)를 통하여 비동기 클록에 의해 제어될 수 있다. 상기한 가정용 전원의 데스크 톱 컴퓨터에 의해 사용되는 전력은 동일한 전원을 사용하는 다른 컴퓨터에서 사용되는 전력과 비교할때 작기 때문에 특별한 관심사가 되는 것은 아니다.

컴퓨터에 의해 사용되는 전력을 감소시키는 방법은 CMOS 회로를 사용하고 음극선관 모니터 또는 플라즈마 디스플레이 기술을 사용하는 대신에 액정 디스플레이 모니터를 사용하는 것이다.

현재도 저전력용으로 설계되고 배터리를 사용할 수 있는 몇몇 종류의 소형, 경량의 컴퓨터가 개발되어 있다. 이 컴퓨터들은 데스크 톱 장치의 연산 능력을 갖지 못하며 또한 데스크 톱 장치용으로 개발된 상용 소프트웨어 및 운영 체제의 전체 범위에 걸쳐서 구동할 수가 없다. 이들은 일반적으로 디스플레이 해상도가 감소되며 키보드가 불편하다.

랩톱 컴퓨터로서 설명되는 다른 부류의 컴퓨터로는 광범위한 상용 소프트웨어의 전체 범위에 걸쳐서 실행될 수 있는 배터리 구동형의 휴대용 컴퓨터가 있다. 그러나, 이 랩톱 컴퓨터들은 부피가 큰 충전용 배터리에 의해 전력이 공급되며, 단지 몇시간 동안 동작한 후에 배터리를 충전시켜야 한다.

발명의 개요

본 발명은 공간을 적게 점유하고, 현재 이용 가능한 랩톱 컴퓨터보다 적은 전력을 소모하며, 데스크톱 IBM XT 또는 AT의 연산 능력 및 80 캐릭터 x25 라인을 디스플레이 할 수 있는 디스플레이 모니터를 구비한 컴퓨터의 연산이 가능한 다수의 기능을 조합한 컴퓨터를 제공한다. 하나의 XT 호환성 컴퓨터를 시험한 결과 2개의 AA 알칼리 배터리를 사용할 때 배터리 수명은 약 100 시간 이었다. 바람직한 실시예는 널리 사용되고 있는 표준형 배터리를 사용함으로써 컴퓨터가 사용자로 하여금 세계 각 지역까지 원격 조작하도록 연속적으로 훈련할 수 있게 한다. 즉, 스페어배터리가 쉽게 유지될 수 있고(예를들면 하나의 AA 사이즈 배터리는 길이가 2인치 이하, 두께가 1인치 이하이다.) 일반 플래쉬 라이트 및 휴대용 라디오에서 사용되는 배터리처럼 쉽게 구입할 수 있다. 또한 바람직한 실시예는 구획(compartment)의 형상인자에 부합되고 유사한 전기적 명세를 갖는 어떤 배터리도 사용 가능하다. 다른 실시예는 AA 사이즈 배터리가 아닌 다른 배터리를 사용할 수 있다.

따라서, 컴퓨터는 예를들면 AA 사이즈의 배터리에서 초기에 약 1.6V를 제공하고 나중에는 약 0.8V만 제공하는 저가의 배터리에 의해 효과적으로 동작한다. 종래의 컴퓨터는 그 유용한 동작중에 소정 레벨의 전압을 인가하는 배터리를 요구한다.

바람직한 실시예에서 컴퓨터는 하나의 긴 에지를 따라 힌지 고정되고 반대측 에지에서 래치되는 2개의 부품의 저 프로파일 직사각형 캐이스에 하우징 된다. 힌지는 케이스의 후방 에지를 따라 연장되고 케이스의 상부 및 하부를 회전 가능하게 결합한다. 이 힌지는 "휴대형 컴퓨터용 힌지"라는 명칭으로 Noah L. Anglin에 의해 출원된 미합중국 특허 출원 제373,769호에 개시되어 있다. 케이스는 폴리카보네이트 및/또는 ABS 플라스틱 또는 이들 둘을 혼합한 플라스틱이 좋다. 케이스는 주조된 구조를 갖는다.

케이스의 하부는 키보드, 1 또는 2개의 메모리 카드, 배터리, 및 컴퓨터의 대부분의 집적회로 부품들을 포함한다. 상기 하부에 설치된 집적 회로 부품들은 케이스에 의해 형성된 직사각형 영역의 대부분을 점유하는 인쇄회로 기판의 하부측에 부착된다. 상기 집적회로 부품에는 2개의 ASIC(응용 목적용 집적 회로)칩이 포함된다. 공간, 특히 수직 공간을 절약하기 위하여, 상기 ASIC 칩들은 일반적인 패키징이 없이 상기 인쇄회로 기판상에 위치된다. 상기 패키징(도시생략)은 내부 핀아웃을 외부핀에 접속하는 리드 프레임을 둘러싸는 플라스틱 또는 세라믹 보호 커버를 포함한다. 패키지되지 않은 칩은 하부 인쇄회로 기판에 직접 결합됨으로써, 현재의 극소형 구조에서 수평 공간 및 수직 공간을 모두 줄일 수 있다. 마이크로프로세서 칩은 패키징이 없이 인쇄회로 기판(이하, PCB라 함)에 직접 부착되며, 이것은 접속점 및 코스트를 경감한다.

상기 PCB의 하부측에는 또한 제거 가능한 메모리 카드를 수용하기 위한 코넥터가 부착되는데, 최소한 2개의 카드용 2개의 코넥터를 구비하는 것이 좋다. 상기 코넥터는 카드 그 자체와 두께가 동일하다. 메모리 카드가 위치되는 부근의 PCB 부분상에는 회로 부품들이 위치하지 않게 하여 메모리 카드가 컴퓨터 하우징의 현재의 엔벨러프 내에 고정되게 한다. 하부 케이스의 일부를 형성하는 메모리 카드를 유지하는 트레이는 "휴대형 컴퓨터용 메모리 카드 트레이"라는 명칭으로 Noah L. Anglin 및 Peter F. Cadwell에 의해 출원된 미합중국 특허출원 제374,409호에 상세히 개시되어 있다.

PCB의 하나 또는 몇개의 에지에는 제조중에 테스트신호가 인가되는 집적회로 칩의 핀으로부터 연장되는 패드가 형성된다. 상기 패드들은 PCB의 에지 상으로 미끌어지고 패드와 전기 접촉되도록 설계된 에지 코넥터가 형성된다. 이것은 회로 기판의 내부에 테스트 프로브를 제공할 필요성을 제거함으로써 시간을 절약하고 시험상의 실수를 예방한다.

케이스의 하부에 위치된 동일한 PCB의 상부측은 키보드의 후방 플레이트로서 사용된다. 각각의 키상태를 전기적으로 검출하기 위한 트레이스는 상기 PCB의 상부측에 직접 인가된다. 키보드는 복수의 키들이 배열된 키플레이트를 포함한다. 키들은 절연상의 유연한 막(membrane)에서 대응하는 원추체(cone)를 억압하며, 각각의 원추에는 억압된 위치에서 PCB 상에 도전성 트레이스를 연결하고 억압되지 않은 위치에서 상기 도전성 트레이스를 비접속 상태로 유지하는 도전성의 유연한 패드를 포함한다.

키보드는 하부케이스의 내부 표면의 대부분을 점유하는데, 하부 케이스의 내부 표면의 표면적의 절반 이상, 바람직하게는 70% 이상을 점유한다.

상기 PCB의 상부측은 또한 장치의 리세트를 검출하기 위한 트레이스를 포함한다. 본 발명의 신규한 특징으로서, 리세트는 키보드의 개구를 통하여 펜슬 포인트와 같은 지적된 물체를 삽입하고 키 또는 키조합을 누르는 대신에 전동성 패드를 누름으로써 작동된다.

본 발명의 다른 특징은 키보드 상의 키들중 하나가 온/오프 토글 키라는 것이다. 컴퓨터는 완전하게 턴오프되지 않지만 오프상태에서는 시간과 날짜를 유지하는 저주파 클록만이 동작한다.

컴퓨터 조립중에 하부 PCB를 시험하고 막을 설치한 후에, 키를 정위치에 유지하는 키플레이트는 키, 막, 및 트레이스를 정확히 위치시키기 위하여 케이스의 하부에 용접된다.

힌지와 키보드 영역사이에는 배터리와 커패시터 등을 포함한 구획이 위치된다. 상기 커패시터는 배터리를 교환하는 동안 오프 상태에서 컴퓨터의 휘발성 메모리를 유지하기 위한 것이다. 배터리들은 키보드 기능키들의 상부행의 설명이 기입된 플레이트에 의해 피복되는데, 상기 기능 키들은 배터리 커버 플레이트에 매우 인접되게 위치된다. 일실시예에 있어서는 4개의 다른 색상으로 된 4개의 표시가 각 기능키에 인접한 커버 플레이트상에 기입된다. "shift"키, "alt"키, "ctrl"키 및 특수 로고키들은 "shift", "alt", "ctrl" 또는 로고키의 인접 기능키와의 조합이 상기 기능키에 인접한 색상으로 표시된 기능을 발휘한다는 것을 사용자에게 표시하기 위하여 대응하게 색표시된다. 다른 커버 플레이트, 상기 커버 플레이트에 부착하기 위한 테이프, 또는 상기 커버 플레이트 근처에 위치시키기 위한 카드들은 다른 소프트웨어 패키지를 사용하기 위해 제공될 수 있다.

케이스의 상부에는 액정 디스플레이 및 액정 디스플레이용의 별도의 전원이 내장된다. 일실시예에 있어서 공간은 별도의 배터리 또는 다른 전원에 의해 전원 공급되는 디스플레이 백 라이트를 삽입할 수 있도록 상부 케이스의 외부와 디스플레이의 사이에 제공된다. 상기 백 라이트는 미합중국 특허출원 제276,167호에 상세히 개시되어 있다. 액정 디스플레이용의 전원은 "액정 디스플레이용 전원 시스템 및 스캔 기술"이라는 명칭으로 John P. Fairbanks, Andy C. Yuan 및 Lance T. Klinger에 의해 출원된 미합중국 특허출원 제374,340호에 상세히 개시되어 있다. 액정 디스플레이는 케이스의 상부에 의해 형성된 공간의 거의 대부분을 점유하며, 액정 디스플레이와 그 커버는 좁은 프레임으로 둘러싸여진다.

캐릭터를 디스플레이할때 디스플레이 장치는 라인당 80 캐릭터를 갖는 25 라인을 나타낸다. 하나의 캐릭터 라인은 택스트의 표준 25 라인의 200 화소행을 사용하여 디스플레이 될 수 있도록 일반적으로 8화소를 갖는다. 또한, 디스플레이의 상부, 하부 및 이들 양부분에서 하나 이상의 화소행을 사용하는 상태 라인은 각종 소프트웨어 프로그램 및 하드웨어 조건의 상태를 나타내기 위하여 제공된다. 상기 디스플레이된 상태라인은 상기 상태 라인에 의해 표시된 의미를 사용자에게 통보하기 위하여 디스플레이 프레임의 상부, 하부 또는 양부분을 따라 기입된 레전드와 함께 조정된다. 키보드와 마찬가지로 다른 소프트웨어 패키지에 다른 레전드가 제공된다.

액정 디스플레이의 보조 기구는 "액정 디스플레이의 탑재 구조"라는 명칭으로 Loah L. Anglin에 의해 출원된 미합중국 특허출원 제359,191호에 개시되어 있다.

컴퓨터 케이스의 2개의 부분에 별도의 전원장치가 위치되기 때문에, 상부 및 하부 하우징 사이에 연장되어야 하는 전류 운송 라인의 수는 최소화된다. 이 라인들을 포함하는 케이블은 케이스의 하부에서 상부로 연장되며 힌지축으로부터 컴퓨터의 내부를 향하여 위치되어 있다. 상기 케이블은 컴퓨터 케이스가 완전히 개방되었을때 그 하부 접속점으로부터 그 상부 접속점까지 연결하기에 충분한 길이를 갖는다. 케이블의 나선형 설계는 컴퓨터가 닫혀졌을때 케이스의 상부 및 하부(바람직하게는 하부)에 위치된 케이블 커버에서 초과 케이블 슬랙이 취해지도록 스프링으로서 작용한다. 이 케이블 커버는 케이블이 과도하게 휘어지는 것을 방지하여 케이블 수명을 연장시킨다.

구성부품들의 이와같은 배열은 컴퓨터가 운반하기 편리하게 매우 적은 사이즈로 접어지게 하고 사용자와 인터페이스하는 2개의 부품, 즉 키보드와 디스플레이가 사용하기에 편리할 정도로 충분히 큰 사이즈로 개방되게 한다. 두께를 추가로 축소시키기 위하여 키들은 컴퓨터 케이스를 닫았을때 일부 키들이 디스플레이에 의해 눌러지도록 만들어진다. 바람직하게는 상기 눌러지는 키들은 전방(하부)행의 키들이다.

일실시예에서 키보드는 복수의 키누름이 현재 실행중인 프로그램의 동작 중지를 일으킴이 없도록 제어된다. 온/오프 키는 케이스를 닫았을 때 눌러지지 않는다.

온/오프 키가 눌러져서 컴퓨터를 오프상태로 토글시키면, 다른 키들은 케이스를 닫았을 때 다른 키의 누름이 컴퓨터에 의해 검출되지 않도록 작동 불능으로 된다. 컴퓨터가 오프 상태에 있을때, 프로세서는 실행중에 있던 프로그램의 위치를 손실하지 않는다. 모든 메모리는 정적이 상태를 유지하고 실행은 장치가 오프 상태에서 해제될때까지 정진된다. 상기 오프상태 중에는 타이머 인터럽트가 처리되어 시간 및 날짜의 갱신을 가능하게 하고, 시간 및 날짜 인터럽트를 사용하는 소프트웨어가 그 인터럽트를 처리할 수 있게 한다.

본 발명의 컴퓨터는 컴퓨터가 온 상태에 있을때에도 컴퓨터의 많은 부품들이 가능한한 많은 시간동안 오프상태로 유지되게 하는 전력 관리 시스템을 포함한다. 개개의 부품들은 다른 부품들이 온 상태인 동안 턴오프될 수 있다. 장치가 사용자에게 온 상태임을 나타내는 동안 턴오프 될 수 있는 장치의 부품들은 중앙 처리 장치를 사이클링 하는 발진기 및 클록과, 디스플레이를 제어하는 다른 발진기 및 클록과, 직접 메모리 액세스(DMA)회로를 제어하는 중앙처리장치 발진기에 결합된 DMA 클록과, 외부 포트와의 통신을 위한 발진기 및 클록을 포함한다. 장치가 턴온중에, 즉 디스플레이가 온 상태이고 장치가 사용자의 입력에 응답하고 있을때, 하드웨어는 장치의 부품들이 턴오프될 수 있는 동작을 검출한다. 이 클록들은 사용자가 프로그램을 실행시키고 있는 동안에 실질적으로 턴오프될 수 있다. 예를들어, 사용자가 워드 프로세싱 프로그램을 실행하고 있을때, 중앙처리장치를 제어하는 클록은 하나의 키스트로크와 다음 키스트로크 사이의 대부분의 시간동안 턴오프된다.

바람직한 실시예에서는 장치의 부품들이 턴오프될 수 있는 때를 결정하기 위하여 4개의 동작, 즉, 온/오프 스위치의 상태, 키보드 처리, 소프트웨어 동작 및 저주파 클록 및 분리회로에 의해 발생된 클록 티크(tick)를 모니터한다. 이 동작들이 발생하지 않으면, 클록에 의해 구동되는 특정 클록 및 장치들이 턴오프된다. 바람직한 실시예에서는 스위칭시 그 전력의 대부분을 사용하는 CMOS 회로가 사용되기 때문에 발진기 및 그 관련 클록의 턴오프는 시스템의 전력 소모를 크게 감소시킨다. 장치들을 턴오프 시켜도 전력 소모가 감소된다. 상기 전력 관리 시스템에 대하여는 "저 전력 컴퓨터용 전력 관리 시스템"이라는 명칭으로 Leroy D. Harper, Grayson C. Schlting, Douglas A. Hooks, Ian H. S. Cullimore 및 Gavin Bardshaw 등에 의해 출원된 미합중국 특허 출원 제373,440호에 상세히 개시되어 있다.

실시예의 상세한 설명

시스템 부품의 개관

제1도는 상부케이스(110a), 하부케이스(110b), 디스플레이(112), 디스플레이 프레임(113), 키보드(118), 키 플레이트(118a), 배터리 커버(123), 힌지(111), 래치(114), 메모리 카드 트레이(125), 및 디스플레이 인디케이터 그래픽(130)을 구비한 컴퓨터의 사시도이다.

제2도는 키(181, 182, 183)를 가진 키 플레이트(118a), 각각 도전성 패드(도시생략)를 유지하는 원추체(281, 282, 283)를 가진 막(128), 및 PCB(138)로 이루어진 컴퓨터 키보드(118)의 전개 사시도이다.

막(128)은 탄성 중합체이고, 각각의 키 아래에 하나씩, 예를들면 키 181, 182 및 18 아래에 각각 원추체 281, 282 및 283이 위치되는 형식으로 복수의 탄성 중합체의 원추체를 형성하도록 복수의 위치에서 상향으로 돌출한다. 각각의 원추체는 대응하는 키의 아랫부분에 접촉되는 편평한(또는 비교적 편평한)상부 표면에서 끝자름 꼴(truncate)로 되어 있다. 탄성 중합 원추체의 각각의 편평한 상부 표면으로부터 각 원추체 내부의 하향으로는 탄성 중합체의 도전성 필(pill)이 연장되어 있다. 키가 눌러지면 그 대응하는 원추체가 눌러지고, 그 대응하는 필을 PCB(138)상의 도전성 트레이스(도시생략)에 접촉하는 위치로 이동시킨다.

제4도는 IC 칩 탑재 영역(302, 304, 306)을 포함한 인쇄 회로기판(138)의 제1면을 도시한 것이다.

제5도는 도전성 트레이스(318, 320등)가 접촉되는 키접촉부(310, 312등)를 포함한 PCB(138)의 후방(제2)면을 도시한 것이다.

제6A도는 하나의 IC 칩(340)이 칩(340)상이 핀(346, 348등)으로부터 PCB(138)상의 본딩 패드(350, 352)까지 본딩 와이어(342, 344등)에 의해 PCB(138)에 어떻게 전기 접속되는지 나타내는 측면도이다. 따라서 IC 칩(340)은 통상의 리드 프레임 패키징을 갖지 않는다. 제6B도는 제6A도의 평면도이다.

제7도는 PCB(138)상에 구성된 테스트 구조를 나타낸 도면이다. 도시된 바와 같이, 5개의 별개의 시험 상호 접속 영역(360, 362, 364, 366, 368)이 제공되며, 각 영역은 테스트 케이블(380)에 의해 테스트 신호가 제공되는 몇개의 패드(370, 372)로 이루어진다. 테스트 케이블(380)은 테스트가 수행되어야 할 때에만 PCB(138)에 접속된다. 카드 에지 테스트 코넥터(382)는 테스트 케이블(380)을 패드(370, 372)에 접속한다. 도시된 바와 같이, 표시 로케이터(390, 392)는 카드 에지 테스트 코넥터(382)를 위치시키기 위하여 PCB(138)의 에지에서 컷 아웃으로서 제공된다. 제4도 및 제5도에 도시된 바와 같이, PCB(138)의 양측부에는 테스트 구조가 제공된다.

제8A도는 키플레이트(118a)의 키(181)를 포함한 컴퓨터 키보드(118)의 일부의 치수를 설명하기 위한 평면도이다. 키(181)는 원추체(281)를 노출시키기 위해 부분적으로 절개되어 있다.

제8B도는 제8A도의 B-B선을 따라 절취한 단면도이다. 제8B도에 도시된 바와 같이(키(181)는 도시되지 않음), 원추체(281)를 노출시키기 위하여 대응하는 갭(400)이 키플레이트(118a)에 형성되어 있다. 따라서 갭(400)를 통하여 물체(펜슬 포인트)를 원추체(281)의 위에서 아래로 누를 수 있게 된다. 바람직하게는, 이것은 PCB(138)상의 트레이스(404, 406)에 대하여 도전성필(402)를 누름으로서 컴퓨터를 리세트 하기 위해 행하여진다.

제3도는 제2b도에 물리적으로 도시된 집적회로 칩 및 제2b도에는 도시되지 않았지만 상부케이스에 위치된 LCD 드라이버 칩의 상호 접속 관계를 나타내기 위한 칩 아키텍쳐 컴퓨터 시스템을 나타낸 도면이다.

제3도의 시스템은 80C88 마이크로프로세서(16), 주변 ASIC 칩(17), 시스템 ASIC 칩(18), 및 LCD RAM(15)을 포함하며, 이들은 모두 PCB 기판상에 물리적으로 위치되어 있다. 상기 집적회로칩의 작은 조합은 일실시예에 있어서 IBM XT 컴퓨터 모형을 만든다. 다른 실시예에서는 다른 컴퓨터 모형을 만들 수 있다. 칩들은 키보드 아래의 컴퓨터 케이싱의 하부에 물리적으로 위치된다. 케이스의 하부에는 또한 512K의 시스템 RAM(19), BIOS ROM 칩(20), 응용 ROM 칩(21), 1 또는 2개의 메모리 카드(22a, 22b), 확장 포트(23), 및 UART 드라이버 칩(24)이 물리적으로 위치된다. VCO와 다른 발진기(11), 및 시스템 전원(13)(바람직한 실시예에서는 2개의 AA 배터리를 포함함)도 또한 키보드(12)외에 케이스의 하부에 위치된다.

케이스의 상부에는 LCD 디스플레이, 선택 사양의 가청 변화기, 별도의 전원이 위치된다.

디스플레이 드라이버(14)는 행 및 열드라이버와 아날로그 전원 및 전력을 저하시키는 유일 디스플레이 스캔 테크닉을 포함한다. 전체 시스템은 전력 소모를 낮추도록 설계된다. 특히, 발진기(11)는 능동적으로 사용되지 않을때 턴 오프되기 때문에 전력 소모가 적다. 메모리(19), BIOS(20) 및 응용 ROM(21)을 포함한 대부분의 디지탈 로직은 CMOS 이다. 이것은 준비(standby) 상태에 있을때 수 μA 만을 수비하며 동작시에는 100mA까지 소모한다.

PCB의 반대측면에는 키보드 유닛의 하부레벨이다. 키보드의 접촉 라인은 PCB의 반대 측면에 직접 형성된다.

이하, 제3도에 도시된 블록 및 라인들을 설명한다.

블록 11

VCO/발진기, 이 블록은 시스템에서 사용되는 모드 주파수 발진기를 포함한다. 이것은 800KHz에서 동작하는 디스플레이 클록 발진기, 1.8432MHz에서 동작하는 통신 클록 발진기, 32,768Hz에서 동작하는 저 주파수 발진기, 및 1~8MHz에서 동작하는 전압 제어 발진기를 포함한다.

여기에는 4개의 발진기가 있다. 프로세서(16)를 동작시키는 발진기는 전압 제어형이며, 따라서 공급 전압에서 하락(sag)이 있으면 주파수는 CMOS 회로의 저 성능을 보상하도록 저하된다. 이 발진기는 또한 시스템 전원이 출력 전압을 변화시킬 때 처리속도가 자동적으로 조정되게 한다. 5V에서 모든 부품들은 8mHz로 동작한다. 3V에서 모든 부품들은 8mHz로 동작하지 않고 시스템이 동작하는 2mHz로 동작한다. 3V에서 동작시키면 CMOS 시스템에서 P=C*V²*F이기 때문에 전력 절감 효과가 있다. 이식에서 P는 전력, C는 상수, V는 전압, F는 주파수이다. 따라서 전압을 5V에서 3V로 변화시키면 대략 3 : 1의 전력 절감 효과를 얻는다. 또한, 주파수를 8mHz에서 2mHz로 감소시키는 것도 절전 효과를 발생한다.

일실시예에 있어서는 2개의 모드, 즉 5V모드와 자동화 모드가 사용된다. 자동화 모드에서는 전력 수요가 많아질때에 3V에서 5V까지 대기한 후에 시스템이 동작한다. 전류가 소정치, 예를들면 1~10mA를 초과하면 시스템은 5V에서 동작한다. 2개의 전압 레벨 사이에서 동작하는 신규의 시스템은 "복수 전압 전원용 전압 관리 시스템"이란 명칭으로 John P. Fairbanks 및 Andy C. Yuan에 의해 출원인 미합중국 특허출원 374,514호에 상세히 개시되어 있다.

OSC IN

이들 4개의 라인은 발진기의 출력을 블록 11로부터 주변 ASIC(17)로 전송하여 시스템의 각 부품에 분배시킨다.

OSC GATE

이들 3개의 라인은 각각의 발진기를 인에이블 시키도록 주변 ASIC(17)로부터 블록 11로 제어 신호를 전송한다. 이 신호들은 블록 11의 발진기를 인에이블 또는 디세이블 시키기 위해 사용된다. 여기에는 저 주파수 발진기가 항상 동작하고 있기 때문에 3개의 인에이블 신호만이 있다.

블록 12

키보드, 이것은 6×11 매트릭스의 열과 행으로 배열된 표준 매트릭스 키보드이다. 키가 눌러지면 선택된 행과 열의 회로가 형성된다. 그 행과 열은 주변 ASIC(17) 내의 키보드 제어회로에 의해 스캔된다.

키보드(12)의 신규한 특징은 키보드(12)와 ASIC(17) 사이에 매우 적은 라인만을 필요로 한다는 것이다. 제어기(17)는 키보드(12)의 전체 18 라인을 위하여 단지 7개의 복귀 라인과 11개의 스캔 라인만을 사용한다. 종래의 키보드는 약 26개의 라인을 사용한다. 또한 최근의 동일하지 않은 일반적인 퍼스널 컴퓨터는 키보드 제어기로서 칩을 사용하지 않는다. 모든 키보드 제어는 ASIC(17)에서 이루어진다. 칩을 줄이면 전력 및 기판의 공간을 줄일 수 있다.

KBSCAN[0…10]

이것은 키보드 매트릭스 13 스캔 라인이다. 주변 ASIC (17)내의 키보드 제어회로는 이들 라인 각각에 개별적으로 스캔 신호를 송출하며 신호 복귀를 위하여 KBCOL[0…5] 라인을 모니터 한다.

KBCOL[0…5]

이것은 키보드 매트릭스 12열(coulumn) 라인이다. 이 라인들은 키가 눌러졌음을 나타내는 신호를 키보드가 스캐닝 하는 동안 KBSCAN[0…10] 라인 중 하나로부터 KBCOL[0…5] 라인 중 하나까지 통로를 형성한다.

POKEYN

이것은 특수하게 표시된(labeled) 키와 관련된 키보드(12)로부터의 라인이다. 이 키가 눌러졌을 때는 통로를 접지시켜 로우 신호가 이 라인에 형성되게 한다. 상기 키가 눌러지지 않았으면 통로는 접지되지 않는다. 이 라인은 그 디폴트 상태가 하이로 되도록 VDD 까지 상승된다. 이 신호는 주변 ASIC(17)에 의해 모니터 되며 프로세서(16)에서 동작하는 소프트웨어가 상호 작용할 수 있다.

ONOFFN

이것은 컴퓨터를 턴온 및 턴오프 시키는데 사용되는 특수키와 관련된 키보드(12)로부터의 라인이다. 이 키가 눌러지면 통로를 접지시켜 이 라인에 로우 신호가 형성되게 한다. 그렇지 않으면 이 라인은 그 디폴트 상태가 하이로 되도록 VDD까지 상승된다. 이 신호는 주변 ASIC(17)에 의해 모니터 되며, 프로세서(16)에서 실행되는 소프트웨어와 상호 작용할 수 있다.

MRESETN

이것은 키보드의 리세트 개구와 관련된 키보드(12)로부터의 라인이다. 개구에 지시된 물체를 삽입함으로써 이 접촉부와 접속될 때 통로는 접지되어 이 라인에 로우 신호가 형성된다. 이 신호는 로우 변환이 검출될 때 컴퓨터를 리세트 하는 주변 ASIC(17)에 의해 모니터 된다.

블록 13

시스템 전원, 이것은 컴퓨터 내의 대부분의 회로에 대한 전원이다. 한가지 중요한 예외사항은 전술한 바와 같이 블록 14 내에 위치된 자체 전원을 가진 디스플레이이다. 이 전원은 전원 소스, 즉 2개의 AA 사이즈 배터리와, 컴퓨터에 필요한 전압 및 전류를 공급하는데 필요한 회로들을 포함한다.

SELVDD

블록 13으로 입력되는 이 신호는 2개의 가용전원 모드, 즉 고전압 출력 모드(SELVDD=로우) 및 자동화 모드(SELVDD=3상태)를 선택하기 위해 사용된다. 다른 실시예에 있어서, 이 라인의 저레벨 출력은 전원이 저전압 모드로 되게 한다.

이 발명에서 저전압은 3V이고 고전압은 5V이다. 자동화 모드에서 전류 수요가 감지되고 이것이 소정의 임계치, 본 발명에서는 약 20mA를 초과하면 프로그램된 지연 후에 전압 출력을 저전압에서 고전압으로 변화시킨다. 이 신호는 주변 ASIC(17)내의 비트에 의해 제어되어 소프트웨어가 전원 동작의 고전압 모드와 자동화 모드 사이에서 선택할 수 있게 한다.

LOWBAT

블록 13으로부터 주변 ASIC로 출력되는 이 신호는 시스템 배터리의 전압을 모니터 하기 위해 사용된다. 이것은 배터리가 상기 소정의 임계치(BATMON 설명란 참조) 이상 일때는 저레벨이고 상기 배터리가 임계치 이하로 떨어질때는 고레벨로 된다. 이 신호는 주변 ASIC(17)에 의해 모니터 되고 프로세서(16)에서 실행되는 소프트웨어와 상호 작용할 수 있다. 프로세서(16)에서 동작하는 소프트웨어가 배터리의 실시간 조건을 모니터하여 배터리가 거의 고갈되는 때를 판정할 수 있기 때문에, BIOS는 상기 배터리의 고갈 상태를 검출하였을 때 오프상태로부터의 전환을 거부하여 시스템 메모리의 통합성 및 프로세서 상태를 위태롭게 할 수 있다.

BATMON

이 신호는 블록 1에서 배터리 전압 모니터 회로에 의해 사용된다. 이 신호는 LOWBAT의 상태가 변환되는 임계치를 설정하기 위하여 프로세서(16)에 의해 처리될 수 있다. BATMON이 이하일때, 임계치는 1.8V이다. 이 신호가 로우일때 임계치는 1.6V이다. 이것은 로우 및 데드 배터리 조건을 감지하는데 사용된다.

VBAT

이것은 블록 14내의 전원 및 다른 회로들에 의해 사용되는 컴퓨터 배터리로부터의 배터리 전압이며 1.6~1.3V의 범위를 갖는다.

SPKD

이것은 주변 ASIC(17)로부터 블록 14내의 가청 변환기의 드라이브 회로로 입력되는 신호이다. 이 신호는 주변 ASIC(17)내의 비트에 의해 제어되며 프로세서에 의해 처리될 수 있다.

LCDPWRN

이 신호는 블록 14내의 LCD 전원을 제어한다. 신호가 로우일때 전원은 인에이블되어 동작하고, 하이일때 전원은 디세이블 되어 출력을 발생하지 않는다. 이 신호는 주변 ASIC(17)내의 비트에 의해 제어되며 프로세서에 의해 처리될 수 있다.

LCD CLOCKS

이 5개의 신호는 블록 14내의 LCD 드라이버 칩을 클록킹 하는데 사용된다. 이 신호들은 주변 ASIC(17)내의 디스플레이 드라이브 리프레쉬 회로에 의해 발생된다.

블록 14

비디오 디스플레이, 이 블록은 LCD 디스플레이 드라이버 회로, 디스플레이 전원, LCD 스크린, 가청 변환기 및 가철 변환기용 드라이브 회로를 포함한다.

LCD 드라이버(14) 및 LCD RAM(15)은 본 발명에서 사용되는 액정 디스플레이 스크린을 제어한다. LCD 드라이버(14)는 "액정 디스플레이용 전원 및 스캔 방법"이란 명칭으로 John P. Fairbanks, Andy C. Yuan 및 Lance T. Klinger에 의해 출원된 미합중국 특허출원 제374,340호에 개시되어 있다.

블록 15

LCD RAM(15)은 "저전력 컴퓨터용 비디오 화상 제어기"라는 명칭으로 Leroy D. Harper, John W. Corbett, Dougles A. Jooks, Grayson C. Schlichting, Renee D. Bader 및 John P. Fairbanks씨 등에 의해 출원된 미합중국 특허 출원 제374,884호에 개시되어 있다. LCD RAM(15)은 LCD 스크린상에 디스플레이해야할 캐릭터 또는 그래픽 화상에 대한 정보를 수신한다. LCD RAM(15)은 ASCII 표시 및 각 디스플레이 캐릭터 위치에 대한 디스플레이 속성을 기억하는 캐릭터 메모리, 현재 사용중에 있는 캐릭터 세트의 각 캐릭터에 대한 비트맵 이미지, 및 LCD 디스플레이상의 각 디스플레이 화소가 표시되는 비트맵 메모리를 포함한다. 주변 ASIC(17) 내에 위치된 디스플레이 제어기에 의해 사용되는 룩-업 테이블이 또한 기억된다. 비휘발성 데이타 기억장치로서 사용될 수 있는 추가적인 메모리가 제공된다. LCD RAM(15)은 2개의 32K×8 스태틱 RAM 칩을 포함한다. 이 칩들은 캐릭터 및 속성 데이타, LCD 비트맵 데이타, 캐릭터 비트 맵 데이타, 및 캐릭터 변환 데이타를 기억한다.

LCDDATA[0…7]

이것들은 주변 ASIC(17)내의 디스플레이 제어기와 LCD RAM(15) 및 디스플레이 드라이버(14)내의 위치된 LCD 드라이버 칩 사이의 데이타 라인이다. 데이타는 궁극적으로 LCD 디스플레이상에 디스플레이 되는 드라이버 칩내의 데이타를 갱신하기 위하여 디스플레이 리프레쉬 사이클동안 주변 ASIC(17)로부터 디스플레이 드라이버(14)로 송출된다. 양방향 통로는 주변 ASIC(17)와 LCD RAM(15) 사이에 존재하며, 주변 ASIC(17)내의 디스플레이 드라이버 회로가 2개의 RAM 칩(15)에서 데이타를 판독 및 기록할때 사용된다.

LCDADDR[0…14]

이 라인들은 LCD RAM(15) 내의 2개의 RAM 칩을 액세스 하는데 사용되는 어드레스 라인이다. 어드레스는 주변 ASIC(17)내의 디스플레이 제어회로에 의해 발생된다.

VRAMCSN

주변 ASIC(17)내의 디스플레이 제어회로에서 출력되는 이 신호 라인은 LCD RAM(15)내의 2개의 RAM 칩중 하나의 칩을 선택하기 위해 사용된다. 특히, 이 라인은 캐릭터, 속성, 및 LCD 비트맵 데이타를 기억하기 위해 사용되는 RAM을 선택한다. 이 라인은 LCD RAM(15)내의 RAM 칩의 칩 선택핀에 연결된다.

VRAMOEN

주변 ASIC(17)내의 디스플레이 제어회로에서 출력되는 이 신호 라인은 LCD RAM(15)내의 현재 선택된 RAM 칩을 인에이블 하여(VRAMCSN 및 VROMCSN 설명란 참조), LCDADDR[0…14]에 의해 지정되는 메모리 위치로부터 데이타 버스 LCDDATA[0…7]로 데이타를 전송하기 위해 사용된다.

VMEMWN

주변 ASIC(17)내의 디스플레이 제어회로에서 출력되는 이 신호 라인은 LCD RAM(15)내의 현재 선택된 RAM 칩(VRAMCSN 및 VROMCSN 설명란 참조)이 LCDDATA[0…7] 상의 데이타를 LCDADDR[0…14]에 의해 지정되는 어드레스로 래치하게 한다.

VROMCSN

주변 ASIC(17)내의 디스플레이 제어회로에서 출력되는 이 신호 라인은 LCD RAM(15)내의 2개의 RAM 칩중 하나의 칩을 선택하기 위해 사용된다. 특히, 이 라인은 캐릭터 비트맵 및 변환 어드레스 데이타를 기억하기 위해 사용되는 RAM 칩을 선택한다. 이 라인은 LCD RAM(15)내의 RAM 칩상의 칩 선택 핀에 연결된다.

블록 16

80C88 CPU, 이것은 컴퓨터 아키텍쳐가 기본이 되는 프로세서이다. 이것은 인텔 코오포레이숀, 해리스 세미콘덕터, 또는 OKI 세미콘덕터로부터 구입할 수 있다.

S[0…2]

이것은 마이크로프로세서(16)의 프로세서 상태핀이며, 시스템 ASIC(18)내에 위치된 8288 호환성 버스 제어기 셀에 연결된다. 이들의 기능은 인텔 코오포레이숀의 80C88 및 8288 부품에 대한 데이타 시트에서 설명되어 있다.

LOCKN

이것은 프로세서(16)로부터의 프로세서 핀 LOCK이며, 시스템 ASIC(18)에 연결된다.

INTR

이것은 인터럽트를 발생하기 위한 프로세서 핀(INTR)이다. 이것은 시스템 ASIC(18)내에 위치된 8259 호환성 프로그래머블 인터럽트 제어기에 셀에 연결된다. 이 신호의 기능은 인텔 코오포레이숀의 80C88 및 8259 부품에 대한 데이타 시트에서 설명되어 있다.

SMMI

이 신호라인은 프로세서(16)의 NMI(마스크 불능 인터럽트)핀에 연결된다. 이 라인상의 신호는 시스템 ASIC(18)에 의해 발생되며, 프로세서(16)의 마스크 불능 인터럽트 이다. 용어 "마스크 불능 인터럽트"는 마이크로프로세서(16)에 의해 인터럽트가 마스크될 수 없음을 나타낸다. 이 인터럽트는 마이크로프로세서(16)의 외부회로에 의해 마스크될 수 있다.

AAD[0…7]

프로세서(16)의 어드레스 데이타 버스 라인, 이 라인은 프로세서의 다중화된 어드레스 및 데이타 버스이며, 주변 ASIC(17) 및 시스템 ASIC(18)내에 위치된 8288 호환성 버스 제어기 셀에 연결된다. 이 라인의 기능은 인텔 코오포레이숀의 80C88 및 8288 부품에 대한 데이타 시트에서 설명되어 있다.

AA[8…19]

이 라인은 고차 프로세서(16)의 어드레스 라인이다. 이 라인들은 주변 ASIC(17)내의 회호 및 시스템 ASIC(18)내에 위치된 8288 호환성 버스 제어기 셀에 연결된다. 이들이 기능은 인텔 코오포레이숀의 80C88 및 8288 부품에 대한 데이타 시트에서 설명되어 있다.

SYSCLK

이것은 프로세서(16) 및 시스템 ASIC(18)내의 회로를 클로킹 하는데 사용되는 시스템 클록 신호 라인이다. 시스템 클록신호는 주변 ASIC(17)에서 발생되며(여기에서도 역시 사용됨), 블록 11에 위치된 VCO 발진기 또는 라인 EXTSYSCLK 상에 제공된 외부 소스로부터 유도된다.

CPURDY

이것은 프로세서(16)상의 READY 신호 라인이며, 프로세서(16)의 판독 및 기록 동작을 연장하여 저속 장치가 프로세서(16)와 인터페이스 되도록 하기 위해 사용된다. 이 라인상의 신호는 주변 ASIC(17)로부터 0발생된다. 주변 ASIC(17) 내의 회로, 시스템 ASIC(18) (SREADY 참조), 또는 확장 포트(23)를 통하여 연결된 외부장치(IOCHRDY 참조)는 프로세서(16)와의 데이타 전송을 동기시키기 위하여 이 라인을 사용할 수 있다.

블록 17

주변 ASIC

이것은 본 발명에서 사용되는 2개의 ASIC 칩중 하나이다. 주변 ASIC(17)는 키보드(12), 시스템 전원(13), LCD 디스플레이 드라이버(14), 및 LCD RAM(15)을 포함한 주변장치와 프로세서 사이의 인터페이스 장치이다. 이것은 또한 발진기(11)에 인터페이스 접속되며, 소프트웨어의 제어에 따라 발진기를 턴온 및 턴오프 시킨다.

주변 ASIC(17) (응용 목적용 집적회로)는 IBM PC/XT 호환성 컴퓨터를 실행하는 2개의 칩중 하나이다. 완전한 PC/XT 호환성 시스템은 이 칩과, 시스템 ASIC(18) (이후 설명됨)과, 인텔 8088 호환성 CPU와, 메모리장치로서 실시될 수 있다. 주변 ASIC(1)는 640×200 화소 LCD 디스플레이, 11×7키 키보드 매트릭스, RS-232 통신, 시간유지, 및 전력 관리 기능을 보조한다.

주변 ASIC 칩은 RS-232 직렬 통신, LCD 디스플레이 제어, 키보드 제어, 시간 유지, 및 전력 관리를 포함한 주변 기능을 수행한다. 주변 ASIC는 직렬 통신을 위한 내쇼날 세미콘덕터 16C450 호환성 회로, 디스플레이 제어기, 키보드 제어기, 타이머, 및 PQ-XTD에 유일한 전력 관리 회로를 포함한다.

주변 ASIC 칩은 내쇼날 세미콘덕터 16C450 호환성 UART를 사용하여 직렬 통신을 보조한다. 16C450 호환성 레지스터는 포트 03F8~03FFh에 위치되며 IBM PC/XT에 대한 COM1 정의와 호환성을 가지며 인터럽트 요구 IRQ4를 사용한다. 주변 ASIC는 포트 F6E1h의 비트 4에 0/1을 기록함으로써 UART의 인에이블/디세이블을 보조한다. UART의 디세이블은 그 레지스터가 포트맵으로부터 사라지게 한다. UART는 주변 ASIC의 리세트시 인에이블 된다.

주변 ASIC는 IBM PC/XT 호환성 장치에서 사용되는 시간 유지 기능을 보조한다. 이 회로는 32.768KHz의 기준 클록을 사용하며 시간 유지를 위해 BIOS에서 사용되는 정상적인 18.2Hz(54.9ms) 인터럽트 요구 IRQO로 상기 클록을 분리한다.

주변 ASIC는 또한 예를들면 56.2초에 1 사이클인 매우 낮은 주파수에서 인터럽트를 발생할 수 있다. 이 인터럽트 주파수는 장치가 덜 빈번하게 시간을 갱신함으로써 적은 전력을 소모하도록 동작시키기 위하여 장치가 아이들 상태에 있을 때 사용되어야 한다. 레지스터, 포트 F6E5h(LSB) 및 포트 F6E6h(MSB)의 세트는 54.9ms 증분의 수를 유지한다. 이것은 BIOS를 1방향으로 제공하여 컴퓨터가 소생되고 56.2초 사이클의 중간에서 54.9ms 타이머 인터럽트 주파수로 복귀하는 경우 시간이 손실되지 않게 된다. 포트 F6E5~F6E6h의 값이 프리 러닝이기 때문에, 이 값은 56.2초 사이클의 개시전에 클리어 되어야 한다. 이것은 포트 F6E4h의 비트 6에 1을 기록함으로써 달성될 수 있다. 포트 F6E4h의 비트 6이 0으로 복귀되면 증분이 발생한다.

주변 ASIC는 11행×7열 매트릭스 키보드에 인터페이스 되도록 설계된다. 키보드 제어기는 하나의 행을 로우(0)로 구동하고 열 입력을 샘플링 함으로써 키들을 스캔한다. 키가 눌러지면, 제어기는 키가 새로 눌러졌는지 또는 키가 눌러진 상태로 유지되고 있는지를 판정한다. 만일 새로 눌러졌으면 제어기는 적당한 스캔 코드를 발생하고 인터럽트 요구(IRQ1)를 통하여 프로세서를 인터럽트 한다. 이때 제어기는 인터럽트가 포트 0061h의 비트 7에 대하여 1 다음에 0을 기록함으로써 클리어 될때까지 샘플링을 중지한다. 스캔 코드는 포트 0060h로부터 판독된다. 표1은 11×7 매트릭스의 각각의 키에 대하여 복귀된 스캔 코드를 목록한 것이다. 키가 눌러지지 않았으면 제어기는 키가 검출될때까지 키보드를 연속적으로 스캔한다. 최후로 눌러진 키가 특정시간 누름 상태가 유지되면, 제어기는 반복적으로 프로세서를 인터럽트 한다. 키보드 반복 시간은 2개의 분류, 즉 첫번째 반복 인터럽트 이전의 시간과 후속되는 반복 인터럽트를 위한 시간으로 분리된다. 반복시간은 포트 F6E0h의 비트 4~7에 기록함으로써 프로그램될 수 있다. 표2는 포트 F6E0h에 기록되는 값에 대응하는 반복시간을 나타낸다.

키보드 제어기는 32.768KHz 클록으로 동작하며, 각각의 행은 1초에 약 256회 주사된다. 키보드 스캐닝은 포트 0061h의 비트 6에 1을 기록함으로써 중지된다. 포트 0061h의 비트 6에 다시 0을 기록하면 제어기가 오프상태에서 스캐닝을 재개시 한다.

키보드 제어기는 특정 키의 스캔 코드를 PQKEYN 입력의 레벨에 따라 수정한다. 이 입력은 그 대응하는 키가 눌러질때 접지되며 특정 키가 다른 스캔 코드를 복귀시키게 한다. 표 1은 PQKEYN 입력에 의해 영향을 받는 키들의 스캔 코드를 목록한 것이다. 표2는 키보드 반복 속도를 목록한 것이다.

[표 1]

키보드 스캔 코드(HEX)

[표 2]

키보드 반복 속도

주변 ASIC는 MDA 및 CGA 호환성 디스플레이 제어기를 포함한다. 이것은 모든 필요한 신호 및 640×200 화소 LCD(액정 디스플레이)를 구동하기 위한 리프레쉬 데이타를 발생한다. 주변 ASIC의 디스플레이 제어기는 포트 F6E1h의 비트 1에 1을 기록함으로써 외부 제어기를 디세이블 할 수 있다. 주변 ASIC1 디스플레이 제어기는 리세트시 인에이블된다.

주변 ASIC 디스플레이 제어기는 MDA 또는 CGA 비디오 어댑터로서 응답할 수 있다. 포트 F6E1에 0/1을 기록하면 MDA/CGA 호환성을 선택할 수 있다. 디스플레이 제어기는 리세트시 MDA 모드로 된다. 표 3은 호환성에 있어서의 예외를 포함하여 디스플레이 제어기에 의해 보조되는 모든 디스플레이 모드를 정의하지만, 기능적으로 제어기는 2개의 중요한 동작 모드, 즉 그래픽 모드와 텍스트 모드를 갖는다.

[표 3]

보조 비디오 모드

CGA 그래픽 모드에서 스크린은 비월 주사 방식으로 어드레스 B8000~BBFFFh에서 프로세서 메모리 공간에 맵핑된다. 하이(1)로 기록된 CGA 메모리 공간의 각 비트는 스크린상의 대응하는 위치에서 흑색으로 나타나고, 로우(0)로 기록된 각 비트는 백색으로 나타난다. CAG 그래픽 모드 표준은 비월 주사행을 필요로 한다. 따라서, 스크린의 제1행은 어드레스 B8000~B804h에, 제2행은 BA000~BA04h에, 제3행은 B8050~B809F 등에 위치된다.

텍스트 모드에서 스크린은 몇개의 캐릭터 위치로 분리되고 각 위치에는 2바이트 어드레스가 존재한다. CPU는 캐릭터(짝수 바이트)와 대응하는 속성(홀수 바이트(에 대하여 ASCII 코드를 기록하고, 스크린상에 캐릭터 비트-맵이 위치되는 것을 제어기가 관리하게 한다. 주변 ASIC 내의 디스플레이 제어기는 그래픽 모드에서 유사한 비비월 주사 방식으로 스크린을 비사용 CPU 메모리 공간, 즉 BC000~BFFFF에 맵핑하고, 그 다음에 각각의 캐릭터의 비트-맵을 상기 "비트-맵" 메모리의 적당한 위치에 복사시킴으로써 상기 관리를 실행한다. 이 방법은 "비행중"인 캐릭터를 발생함으로써 필요한 메모리 사이클의 1/4만을 사용하여 제어기가 스크린을 리프레쉬 하게 한다. 이 방법은 디스플레이를 위하여 여분의 16K 바이트의 추가적인 메모리를 필요로 한다. 비트맵 메모리에 캐릭터 비트-맵을 기록하는 처리는 포트 F6E1h의 비트 3에 1을 기록함으로써 디세이블 될 수 있다. 주변 ASIC는 리세트시에 비트-맵 메모리의 자동 갱신을 인에이블 한다. 캐릭터 비트맵은 변환 어드레스, 비트-맵 메모리의 캐릭터 위치의 어드레스와 함께 ROM에 기억된다. 캐릭터 ROM 뿐만 아니라 비디오 메모리의 맵을 부록 A에 표시하였다.

비트 7 하이(1)인 캐릭터 속성은 그 캐릭터가 깜박거려야 한다는 것을 나타낸다. 제어기는 깜박거림 속성(blinking attribute)이 정상적인 비디오 메모리에 기록된 때를 인식하고 깜박거림 속성을 가진 캐릭터를 주사 또는 서치하기 시작한다. 캐릭터가 발견되면, 그 대응하는 위치는 비트-맵 메모리내에 내부 2Hz 신호가 하이인 경우에 캐릭터 비트맵으로 또는 내부 2Hz 신호가 로우인 경우인 경우에 블랭크 박스로 기록된다. 이것은 스크린에 대해 깜박거림 효과를 일으킨다. 이러한 스캐닝은 깜박거림 캐릭터가 스크린에 남아 있는 동안 1초에 2회 수행된다. 만일 제어기가 비디오 메모리를 스캔하고 깜박거림 속성을 가진 캐릭터가 발견되지 않으면, 제어기는 새로운 깜박거림 속성이 기록될때까지 메모리 스캐닝을 중지한다. 깜박거림 캐릭터는 CGA 는 MDA 호환성 레지스터에 기록함으로써, 또는 포트 F6E1h이 비트 2에 1을 기록함으로써 디세이블 된다. 깜박거림 회로는 리세트시 포트 F6E1h에서 인에이블된다.

CGA 표준은 80×25텍스트 모드에서 4개의 4K 바이트 페이지의 비디오 메모리 및 40×25 텍스트 모드에서 8개의 2K 바이트 페이지의 비디오 메모리를 규정한다. 그러나 스크린에는 1회에 1페이지만이 디스플레이 되고, 디스플레이된 페이지는 CGA 호환성 I/O 레지스터에 기록함으로써 변환된다. 주변 ASIC내의 디스플레이 제어기는 자동 페이지 변화를 처리하지 않는다. 그 대신 상기 제어기는 마스크 불능 인터럽트(NMI)를 발생함으로써 페이지 변화를 달성한다. 그다음 CPU는 새로 선택된 메모리 페이즈를 재기록하여 비트-맵 메모리가 갱신되도록 하여야 한다. 현재 페이지를 나타내는 3개의 비트는 포트 F6E7의 비트 2~4로부터 판독될 수 있다. 이 비트들은 비디오 메모리의 시초부터 2K 바이트 증분의 개시 어드레스를 나타낸다.

주변 ASIC는 정상적인 열, 행, 및 프레임을 클록 신호로서 디스플레이를 구동한다. 열 클록은 LCD 상의 열 구동기로 데이타를 이동시키는데 사용되는 신호이다. 열 클록 출력은 디스플레이 입력 클록과 같은 주파수, 즉 700~900kHz를 가지며 매 40 클록마다 동작을 변환시킨다. 행 클록 출력은 리프레쉬 되는 행의 변화를 나타내는 매 80열 클록마다 1회식 액티브된다. 프레임 클록은 새로운 프레임의 시작을 나타내는 매 201 행 클록마다 1회식 액티브 된다. 프레임 클록은 매 201행을 가지며, 제어기가 리프레쉬를 보조할 수 있기 때문에 여분의 화소행은 상태 라인을 사용할 수도 있고 또는 전혀 사용하지 않을 수도 있다. 위상 출력 신호(쌍극)는 프로그램 가능한 복수의 행 클록을 토글한다. 이것은 LCD 디스플레이상이 기생 블리딩 현상을 제어하기 위한 것이다. 위상 클록 변화 마다의 행 클록의 수는 포트 F6EDh의 비트 0~1을 기록함으로써 변환된다. 또한 LCD에서 사용하기 위해 주변 ASIC에 의해 대조적인 신호가 발생된다. 이 출력은 가변 듀티 사이클 1KHz 신호이다. 포트 F6E0h의 비트 0~3에 기록함으로써 듀티 사이클은 0h에 대응하는 1/16로부터 Eh 및 Fh에 대응하는 15/16 까지 변화될 수 있다.

주변 ASIC는 전력을 다운시키고 장치의 일부를 디세이블 하며 클록을 정지시키는 능력을 포함한 전력 소비를 관리하는 다수의 기능을 포함한다. 또한 주변 ASIC는 언제 디세이블 해야 할 것인지를 판정하는 능력을 포함한다. 이를 위하여, 4가지의 특수 NMI가 발생된다. 제1NMI는 타이머 인터럽트 요구(IRQO)가 발생될 때에 프로세서를 인터럽트 한다. 이것은 정상적인 타이머 인터럽트 벡터가 손실된 경유에도 타이밍 이벤트의 능력을 BIOS에 제공한다. 제2NMI는 키보드 인터럽트 요구(IRQ1)상에서 발생된다. 이것들은 키보드 입력을 모니터 하고 하드웨어에서 보조되지 않은 특수 기능키를 보조하기 위하여 사용된다. 제3NMI는 메모리 어드레스 00058h가 판독될때의 인터럽트이다. 이것은 INT16h 소프트웨어 인터럽트가 호출되는 것을 나타내는 표시이다. 이것은 시스템이 아이들 상태인지의 여부를 판정하기 위해 사용된다. 소프트웨어가 장치이 아이들 상태를 판정하면, 특수 I/O 포트를 사용하여 특정 컴퓨터 기능을 디세이블 할 수 있게 됨으로서 전력 소모를 감소시킨다. 최종 및 대부분의 전력을 소모하는 NMI는 온/오프 키 입력이다. 이것은 사용자가 시스템을 턴오프 시키고자 하는 BIOS를 나타내는 키보드 상의 키로부터 입력된다. 이러한 특징을 사용하는 저 전력 기술은 "컴퓨터 전력 관리 시스템"이란 명칭으로 Leroy D. Harper씨 등에 의해 출원된 미합중국 특허출원 제 373,440호에 개시되어 있다.

프로세서 클록은 포트 F6ECh의 비트 6에 0을 그 다음에 1을 기록함으로써 디세이블 될 수 있다. 이 클록은 최종 I/O 기록 사이클의 중간에서 로우 상태로 정지하고 인터럽트가 다시 시스템을 동작시킬 때까지 로우 상태를 유지한다. IRQ0, IRQ1, IRQ4 또는 NMI는 인에이블될 경우 시스템을 동작시킨다. 각각의 NMI는 특수 레지스터에 마스크 비트를 가지며, IRQ는 프로세서를 동작시키는 것은 방해하지만 인터럽트 요구 라인이 액티브되는 것을 방해하지 않는 별개의 클록 마스크 비트를 갖는다. UART 클록은 포트 F6ECh의 비트 7에 1을 기록함으로써 정지될 수 있다. RS-232 호환성 드라이버상의 차지 펌프는 포트 F6ECh의 비트 5에 1을 기록함으로써 디세이블 될 수 있다. LCD 디스플레이는 포트 F6ECh의 비트 3에 1을 기록함으로써 턴오프될 수 있다. 이것은 디스플레이 클록, 리프레싱, 콘트라스트 및 관련된 모든 신호들을 또한 정지시킨다. 결국, 전원전압은 포트 F5ECh이 비트 2에 0을 기록함으로써 5V로 설정될 수 있다. 이 출력은 포트 F6ECh의 비트 4에 1을 기록함으로써 고 임피던스로 되며 전원이 자동화 모드로 되게한다. 이 모드에서, 전원 전압은 전류 소모에 기초하여 세트된다.

주변 ASIC는 배터리 경보, 메모리 카드 검출, 디프 스위치의 구성 설정, 및 내부 디스크 드라이브로서 32K 바이트 메모리 스페이스이 보호등과 같은 시스템의 기능에 기여하는 여러가지 보조 기능을 수행한다.

NMI는 LOWBAT 신호가 액티브일때 발생된다. 이 신호는 시스템 배터리가 낮은 값인지 또는 매우 낮은 값인지를 포트 F6E4h의 비트 5의 값에 따라 표시한다. 이 NMI는 디스플레이의 상태 라인을 통하여 사용자에게 통보하고 시스템을 차단하기 위해 사용된다.

주변 ASIC는 디스크 드라이브 또는 실시가능한 메모리로서 사용되어야 할 2개의 메모리 카드를 보조한다. 이 보조는 NMI가 제거되거나 삽입되어질 때, 또는 내부 RAM 카드 배터리가 로우 상태인 경우에 소프트웨어에 통보하는 NMI를 포함한다.

종래의 IBM PC/XT는 시스템의 구성을 판정하기 위하여 판독되어지는 디프 스위치를 포함하였다. 이 스위치들은 원하는 값을 복귀시키도록 소프트웨어에 의해 세트될 수 있는 래치로서 본 발명에서 실시된다. 이 스위치 레지스터는 포트 F6E2h에 위치된다.

주변 ASIC는 비디오 캐릭터 ROM을 32K×8SRAM으로 대체하는 능력을 갖는다. 이것은 RAM이 비트-맵과 변환 어드레스를 포함할 수 있게 하며 내부 디스크 드라이브를 위하여 24K 바이트를 프리상태로 유지한다. 이 메모리를 정상적으로는 CPU 메모리 스페이스에 존재하지 않으며, 포트 F6E4h의 비트 4에 1을 기록함으로써 인에이블 될 수 있다. 이 메모리는 A8000~AFFFFh에서 나타난다.

주변 ASIC는 외부 클록 소자를 ZSYSCLK, 즉 시스템 클록 출력상에서 다중화 할 수 있으며 VCOI 입력을 바이패스 한다. 이것은 PERCLKN 신호를 로우로 동작시킴으로써 달성된다. 이 능력은 주변장치로부터 다른 클록 소스를 삽입하기 위해 실시된다. 주변 장치가 전원 장치이고 내부 배터리가 고갈되거나 전원 전압이 저하될 염려가 없으면 시스템을 고속, 예를들면 8MHz로 동작시키지 못할 이유가 없다.

[표 4]

핀 설명-주변 ASIC

블록 18

시스템 ASIC 칩(18)은 시스템 매니저이다. 이 칩은 4개의 주요장치, 즉 버스 제어기, 인터럽트 제어기, 메모리 매니저 및 DMA 제어기를 포함한다. 버스 제어기는 입력/출력 신호 및 메모리 제어신호를 발생한다. 시스템 ASIC 칩(18)이 인터럽트 제어기는 주변 ASIC(17)로부터의 인터럽트 및 확장 포트(23)로부터의 인터럽트에 응답한다. 시스템 ASIC 칩(18)의 DMA 제어기는 메모리(19)와 입력/출력 장치 사이의 액세스를 제어한다.

시스템 ASIC(응용 목적용 집적회로)는 IBM PC/XT 호환성을 실시하는 2개의 칩중 두번째 칩이다. 완전한 PC/XT 호환성 시스템은 시스템 ASIC 칩, 주변 ASIC 칩(17), 인텔 8088 호환성 CPU, 및 메모리 장치로서 실시될 수 있다. 시스템 ASIC는 512K 바이트의 스태틱 RAM을 보조하며, 4개의 부가장치 각각에서 8M 바이트까지의 메모리를 보조한다.

시스템 ASIC 칩은 DMA 제어, 인터럽트 제어, 버스 제어 및 메모리 맵핑을 포함한 CPU 및 주변장치 보조기능을 수행한다. 시스템 ASIC는 DMA, 인터럽트 및 버스 제어를 각각 보조하기 위한 인텔 8237, 8259, 및 8288 호환성을 회로를 포함하며, 또한 PQ-XT에 유일한 메모리 맵핑 회로를 포함한다.

시스템 ASIC 칩은 인텔 8237 호환성 DMA 제어기 및 추가의 보조회로를 사용함으로써 DMA를 보조한다. 8237 제어기는 4개의 독립적인 DMA 채널을 보조하는데, 이중 3개는 시스템 ASIC에서 이용할 수 있다. 정상적으로 IBM PC/XT에서 DRAM 리프레쉬를 위하여 사용되는 채널 0은 보조되지 않는다. 8237 레지스터는 포트 0000~000Fh 및 0010~001F에 중복 위치되어 IBM PC/XT의 예와 일치한다.

4개의 비트 페이지 레지스터는 메모리 액세스를 위한 20비트 어드레스를 만들기 위해 각각의 채널에 대하여 상부의 4비트를 제공한다. 이것은 DMA 전송을 64K 바이트 페이지 이내로 제한한다. DMA 동작은 페이지 경계에서 발생할 수 없다. DMA 페이지 레지스터는 포트 0080~0083h에 위치되며, IBM PC/XT와 양립하도록 포트 0009Fh까지 I/O 맵에서 중복된다.

시스템 ASIC 칩은 2가지 형태의 인터럽트, 즉 정상적인 시스템 인터럽트와 NMI(마스크 불능 인터럽트)를 보조한다. 정상적인 시스템 인터럽트는 인텔 8259 호환성 회로에 의해 보조된다. 이 시스템 인터럽트들은 포트 0020~0021h에 존재하고 포트 003Fh에 중복적으로 존재하는 8259로서 IBM PC/XT에 대하여 하드웨어 호환성 방식으로 보조된다.

NMI는 주변 ASIC로부터 또는 2개의 다른 물리적 페이지를 동일한 논리 페이지내에 메모리 맵핑 회로로 맵핑하는 것으로부터 유입되는 PERINTR 핀의 사용에 의해 발생될 수 있다. 모든 NMI는 포트 00A0h 및 중복적으로 00BFh에서 IBM PC/XT 호환성 마스크 레지스터를 사용하여 디세이블 될 수 있다. 메모리 맵핑 NMI는 포트 F6C4h의 비트 0에 1/0를 기록함으로써 인에이블/디세이블 될 수 있다. PERINTR 입력에 의해 발생되는 NMI는 주변 ASIC내에서 인에이블/디세이블 된다. 메모리 맵핑 NMI는 하드웨어의 리세트시에 디세이블 된다.

시스템 ASIC는 인텔 8288 호환성 회로를 사용하여 메모리 및 I/O 제어 신호를 발생한다. 이 회로는 프로세서 상태 라인을 디코드 하며 버스 제어신호 ALE, MEMWRN, MEMRDN, IOWRN, 및 IORDN을 발생한다.

시스템 ASIC에는 또한 대기상태의 자동화 진입을 제어하는 2-비트 레지스터가 포함된다. 포트 F6C3h에 기록되는 비트 0~1의 2진수 값은 대응하는 번호의 대기상태의 진입을 허용한다. 리세트 시에는 더 이상의 대기상태가 진입되지 않는다. 그러나, 단일 대기 상태는 IBM PC/XT와의 양립 상태를 유지하기 위하여 모든 I/O 동작에 삽입된다.

시스템 ASIC는 2개의 외부 데이타 버스, 즉 외부 I/O 및 확장 메모리 버스로서 사용되는 EXPP[0..7]와 메인 메모리로 인터페이스 되는 RB1P[0..7]에 인터페이스 된다. 상기 데이타 버스의 어느 하나 또는 이들 모두가 액티브 되지 않는 때가 있다. 컴퓨터가 전체적으로 CMOS 시스템으로 구성되는 것이 바람직하기 때문에 입력이 플로트(float)되게 함으로써 여분의 전력이 소모될 수 있다("풀업 레지스터가 없는 버스 타이-다운(Tie-Down)"이란 명칭으로 Biswa R. Baner jee에 출원된 미합중국 특허출원 제373,436호 참조). 따라서, 통상적으로 플로트될 때 상기 버스들을 로우상태로 구동하기 위한 논리회로가 또한 포함된다. 신호 BUSDRV는 하이(1)시에 이 회로를 인에이블 한다.

시스템 ASIC는 어드레스 00000~7FFFFh에서 512K 바이트까지의 32K×8SRAM을 보조하고, 또한 4개의 부가장치의 각각에서 8M 바이트 메모리를 보조한다. 시스템 ASIC는 32K×8SRAM을 사용하기 위하여 16개의 칩 선택 신호(RS0~RS15)를 공급한다. RS0는 최하위 32K 바이트를 선택하고, 그 다음에 RS1 및 다른 칩선택 신호에 의해서 선택된다.

시스템 ASIC는 또한 4개의 장치중 어느 것으로부터의 64K 바이트 페이지를 어드레스 COOOO~CFFFh, DOOOO~DFFFh, EOOOO~EFFFFh, FOOOO~FFFFFh에서 4개의 64K 바이트 페이지의 어느 것에 맵핑하는 것을 보조한다. 각 메모리 세그먼트에 대한 페이징은 2개의 레지스터를 사용함으로써 달성된다. 첫번째의 것은 4개의 가능한 장치중 어느 것이 대응하는 세그먼트에 맵핑되어야 하는지를 선택하는데 사용되는 4비트 레지스터이다. 표 1은 장치 맵핑 레지스터의 각 비트의 기능을 정의한다. 두번째의 것은 선택된 장치내의 64K 바이트 페이지중 어느 것이 대응하는 세그먼트에 맵핑되어야 하는지를 선택하는데 사용되는 7비트 레지스터이다. 상기 두번째 레지스터는 선택된 장치의 액세스에 사용되는 23비트 어드레스의 상부 7비트를 포함한다. 따라서 각각의 장치는 8M 바이트까지의 메모리를 포함할 수 있다. 표 2는 장치 페이지 레지스터의 기능 및 포트 어드레스를 정의한다.

메모리 맵핑 회로는 또한 메모리 맵핑이 발생하는 버스 사이클에서 신호(DISEXPP)를 발생한다. 이 신호는 맵핑 동작이 발생할때에 COOOO~FFFFFh 메모리 스페이스에서 메모리에 응답하는 주변장치를 디세이블 하기 위해 사용되어야 한다. 이 신호는 또한 비트 4가 포트 F6E4h에서 레지스터에 세트되고 A8000~AFFFFh로부터의 메모리 위치에 대한 액세스가 처리중에 있을 때에 발생된다. 이것은 주변 ASIC에 의해 보조된 보호 메모리를 액세스 할때에 A8000~AFFFFh에 응답하는 주변장치를 디세이블 하기 위한 것이다.

[표 5]

[표 6]

SRESET

이 신호라인은 시스템 ASIC(18)내의 회로들 및 프로세서(16)를 리세트 하기 위해 사용된다. 이 라인상의 신호는 주변 ASIC(17) (이것이 또한 사용될때) 내에서 발생되며, 라인 MRESETN 상의 신호의 논리적 반전 신호이다.

PERINTR

주변 ASIC(17)내의 주변 인터럽트 제어회로에서 발생되는 신호의 전송 라인이다. 이 라인상이 신호는 여러가지 하드웨어 및 소프트웨어 조건의 프로세서(16)에서 동작하는 프로그램을 경계(alert)시키기 위해 사용된다. 이 신호는 시스템 ASIC(18)에 전송되며, 시스템 ASIC(18)에서 인에이블될때 SNMI 신호라인을 통하여 프로세서(16)에 인가된다.

EXPP[0…7]

이것은 주변 ASIC(17), 확장 포트(23) 및 시스템 ASIC(18) 사이의 양방향성 데이타 버스 라인이다. 시스템 ASIC는 프로세서(16)에 입/출력되는 모든 데이타에 대한 관문(gateway)이다.

IRQ[0…1, 4]

IRQ0, IRQ1, 및 IRQ4 라인의 인터럽트 요구 신호는 모두 주변 ASIC(17)내에서 발생되며 타이머 티크 인터럽트, 키보드 인터럽트, 및 UART 인터럽트에 각각 대응한다. 이 라인상의 신호는 시스템 ASIC(18)내에 위치된 8259 호환성 프로그래머블 인터럽트 제어기 셀의 각각의 핀 IR0, IR1 및 IR4에 연결된다.

SREADY

이 라인은 저속 데이타 전송을 프로세서(16)와 동기시키기 위하여 시스템 ASIC(18)에 의해 사용된다. 이 라인은 시스템 ASIC(18) 그 자체 내의 회로 조건 또는 확장 포트(23)에서 출력된 신호(IOCHRDY)의 조건을 반영할 수 있다. 이 라인상의 신호는 신호라인(CPURDY)을 거쳐 프로세서(16)에 도달하기 전에 주변 ASIC(17)를 경유한다.

SALE

이것은 시스템 ASIC(18)내의 8288 버스 제어기 호환성 셀로부터의 어드레스 래치 인에이블 신호 라인이다. 이 라인상의 신호는 시스템 ASIC(18)내의 회로, 주변 ASIC(17)내의 회로, 및 확장 포트(23)에 연결된 주변장치에 의해 내부적으로 사용된다. 이 신호는 어드레스를 어드레스 래치에 스트로브 하기 위해 사용되며, AAD[0…7] 및 AA[8…19]가 유효 어드레스를 포함하는지를 나타낸다.

AEN

이것은 시스템 ASIC(18)내의 8237 호환성 프로그래머를 DMA 제어기 셀로부터의 어드레스 인에이블 신호 라인이다. 이 라인상의 신호가 하이일때, 이것은 DMA 사이클이 발생하고 있음을 나타낸다. 이 신호는 시스템 ASIC(18)내의 회로, 주변 ASIC(17)내의 회로, 및 확장 포트(23)에 연결된 주변 장치에 의해 내부적으로 사용된다.

SIORN

I/O 판독 스트로브 신호는 시스템 ASIC(18) 내의 8288 버스 제어기 호환성 셀에 의해 이 라인상에 발생된다. 이 신호는 시스템 ASIC(18)내의 회로, 주변 ASIC(17)내의 회로, 및 확장 포트(23)에 연결된 주변 장치에 의해 내부적으로 사용된다. 이 라인의 신호가 로우일때, 이것은 프로세서(16)가 I/O 장치로부터 데이타를 요구하고 있음을 나타낸다.

SIOWN

이 라인상의 I/O 기록 스트로브 신호는 시스템 ASIC(18)내의 8288 버스 제어기 호환성 셀에 의해 발생된다. 이 신호는 시스템 ASIC(18)내의 회로, 주변 ASIC(17)내의 회로, 및 확장 포트(23)에 연결된 주변장치에 의해 내부적으로 사용된다. 이 라인상의 신호가 로우일때, 이것은 프로세서(16)가 데이타를 I/O 장치에 기록하고 있음을 나타낸다.

SMEMRN

이 라인상의 메모리 판독 스트로브 신호는 시스템 ASIC(18)내의 8237 프로그래머블 DMA 제어기 및 8288 버스 제어기 호환성 셀에 의해 발생된다. 이 라인상의 신호가 로우일때, 이것은 메모리 장치로부터의 데이타 판독 요구를 나타낸다. 이 신호는 주변 ASIC(17)내의 회로, 512K 시스템 RAM(19), 메모리 카드 (22a,22b), BIOS ROM(20), APPS ROM(21), 및 확장 포트(23)에 연결된 주변 장치에 의해 사용된다.

SMEMWN

메모리 기록 스트로브 신호는 이 라인상에서 시스템 ASIC(18) 내의 8237 프로그래머블 DMA 제어기 및 8288 버스 제어기 호환성 셀에 의해 발생된다. 이 신호는 주내의 회로, 512K 시스템 RAM(19), 메모리 카드 (22a,22b), 확장 포트(23)에 연결된 주변 장치에 의해 사용된다. 이 신호가 로우일때 이것은 데이타가 메모리 장치에 기록되어야 함을 나타낸다.

RSPWRN

이 라인은 RS 233/TTL 레벨 시프터(24)내의 전원을 인에이블 시키는데 사용되는 주변 ASIC(17)로부터의 신호를 전송한다. 이 신호는 주변 ASIC(17)내의 비트에 의해 제어되며, 이 비트는 프로세서(16)에 의해 처리된다. 상기 신호가 하이일때 전원장치 회로는 인에이블 된다.

TTL OUT

이 신호 라인은 SOUT, RTSN, 및 DTRN이다. 이 라인들상의 신호는 주변 ASIC(17)내의 16450 호환성 UART에 의해 발생되며 블록 24의 레벨 시프터상의 TTL 레벨 입력에 연결된다. 이 신호들의 기능은 내쇼날 세미콘덕터의 16450 UART에 대한 데이타 시트에 설명되어 있다.

TTL IN

이 신호 라인은 SIN, CTSN, DSRN, 및 DCDN이다. 이 라인들상의 신호는 블록 24의 레벨 시프터에 의해 RS232 레벨로부터 TTL로 변환되며, 주변 ASIC(17)내의 16450 호환성 UART의 입력 핀에 제공된다. 이 신호들의 기능은 내쇼날 세미콘덕터 16450 UART에 대한 데이타 시트에서 설명되어 있다.

IOCHKN

I/O 채널 라인은 주변 장치와 관련한 문제를 표시하는데 사용되는 확장 포트(23)로부터의 신호를 체크한다. 이 신호는 주변 ASIC(17)에 의해 모니터되고, 프로세서(16)에서 실행되는 소프트웨어와 상호 작용한다.

PERCLKN

이 라인은 어떤 소스가 시스템 클록(SYSCLK)으로서 사용되어야 할 것인지를 주변 ASIC(17)에 통보한다. 이 라인상의 신호가 로우일때는 VCO 발진기가 사용된다. 이 신호가 하이일때는 EXTSYSCLK가 사용된다. 이 신호는 확장 포트(23)에 의해 제공된다.

EXTSYSCLK

이 라인은 확장 포트(23)로부터의 신호(PERCLKN)를 사용하여 선택되는 경우 시스템 클록(SYSCLK)을 유도하기 위해 사용되는 외부 입력 클록 신호이다. 이 신호는 주변 ASIC(17)에 입력된다.

CARD DETECTS

이 라인들은 메모리 카드 (22a,22b)로부터 주변 ASIC(17)에 공급되는 4개의 카드 검출 신호를 전송한다. 2개의 카드 각각에는 카드 코넥터 외부의 카드를 검출하기 위한 하나의 신호와 카드가 코넥터에 완전히 삽입되었는지를 나타내기 위한 다른 하나의 신호가 공급된다.

CARD ALARMS

이 라인들은 메모리 카드 (22a,22b)로부터 주변 ASIC(17)에 공급되는 2개의 카드 배터리 경보를 전송한다. 이 경보는 RAM 메모리 카드에서 사용되는 내부 배터리가 교체될 필요가 있는지를 나타낸다.

블록 24

RS232/TTL 레벨 시프터. 본 발명에서 사용된 디지탈 회로는 일반적으로 TTL이라고 알려진 스위칭 전압 임계치에서 동작한다. 직렬 통신에 사용되는 RS23 표준은 발명의 다른 곳에서 사용되는 디지탈 회로와 비호환성인 스위칭 전압을 포함한다. 주변 ASIC(17)내에 위치된 UART의 TTL 신호(TTL, OUT, TTL, IN 참조)를 확장 포트(23)에서 이용가능한 RS232 신호로 변환하기 위하여 레벨 시프터가 사용된다. 본 발명에서 이것은 맥심사의 MAX 241 장치에 의해 달성된다.

블록 19

512K 시스템 RAM

주 프로세서 시스템 RAM은 16개의 종래의 32K×8 칩을 사용하여 512K×8비트로서 배열된다.

블록 20

BIOS ROM, 이 ROM은 비휘발성이고 컴퓨터에 장비되고 소프트웨어를 유지하기 위해 사용되는 판독 전용 메모리(ROM)이다. 이 ROM은 BIOS 제어코드, 응용 프로그램, 운영 체제 파일, 및 여러가지 다른 데이타를 포함한다.

블록 21

APPS ROM. 이 ROM은 비휘발성이고 컴퓨터에 장비되고 소프트웨어를 유지하기 위해 사용되는 ROM이다. 이 ROM은 BIOS 제어 코드, 응용 프로그램, 운영 체제 파일, 및 여러가지 다른 데이타를 포함한다.

블록 22

이 블록은 컴퓨터에 삽입시 프로세서(16)에 액세스 가능한 2개의 동일한 제거가능한 메모리 카드인 블록(22a,22b)을 포함한다.

시스템 일련 번호

각각의 개별 컴퓨터에 유일한 시스템 일련 번호를 위하여 BIOS ROM(20) (또는 컴퓨터의 다른 ROM)내에 스페이스가 주어진다. 이 일련번호는 제조시에 ROM에 프로그램되며 사용자에 의해 변경될 수 없다. 일련 번호의 액세스는 후술하는 바와 같이 제조업자에 의해 제공되는 정보에 의해서만 사용자에게 알려진 수단에 의해 제공된다.

이 일련 번호는 수리센터에서 데이타 엔트리 및 트래킹을 위하여, 외부 보안 국소 지역 또는 원격지 네트워크로의 입력을 위해 컴퓨터 사용자에게 추가적인 보안레벨을 제공하기 위하여, 도난을 방지하고 소프트웨어 판매업자가 개개의 컴퓨터에 대한 응용 프로그램을 일련화 할 수 있게 하기 위하여 유용하다. 상기 일련 번호는 일련 번호의 외부 리스트와 매칭 시킴으로써 사용된다.

이 일련 번호는 32바이트가 바람직하고 8바이트가 직렬 ID번호와, 2바이트의 제조업자의 국명, 2바이트의 국가 코드, 1바이트의 ROM 사이즈(메가비트로 표시), ROM 내용에 대한 4바이트의 구성코드, 14개의 예비 바이트 및 1바이트의 체크섬과 같은 속성들을 포함한다. 일실시예에서, 일련 번호는 부호화 된다.

일련 번호에 대한 소프트웨어 액세스는 소프트웨어 인터럽트(66)에 의해 액세스되는 SAI 기능, 30h, 서비스 1로 제공된다. 이것은 ASCIIZ(제로종료)의 미부호화 기호열(unencrypted string)에 대한 DX : AX 포인팅으로 복귀한다. 따라서, 예를 들어 소프트웨어에 의한 액세스는 소프트웨어 인터럽트 66h를 포함하는 SAI 호출을 위해 프로세서 레지스터를 설정하고, 어드레스 DX : AX에 의해 지시되고 복귀된 ASCIIZ 기호열을 조사함으로써 달성된다.

다른 방법으로, 일련 번호에 대한 액세스는 128K 바이트 시스템 ROM 상의 E004h와 같은 물리적 어드레스의 내용을 시험함으로써 달성된다. 이 페이지는 개시시에 어드레스 스페이스에 맵핑되지 않으며, 따라서 게인 액세스를 위하여 명백하게 맵핑되어야 한다. 따라서 이 예에서의 물리적 액세스는 프로세서 레지스터를 세트업하고, 시스템 ROM의 E 세그멘트로 맵핑하기 위하여 ASIC I/O 포트에 기록하고, 어드레스 E004h(즉, E004 : 0000)를 조사함으로써 달성된다.

블록 23

확장 포트. 이 회로는 컴퓨터와 외부 주변 장치 사이의 인터페이스를 위해 사용된다. 이 포트는 IBX PC/XT 확장 버스와 호환성을 갖는데 필요한 모든 신호 라인들을 포함한다. 이와 같은 호환성 버스에 포환되는 것에 대한 표준 정의를 넘어서, 이 버스는 주변장치가 시스템 전원 및 시스템 클록을 제공하게 된다. 이 코넥터는 또는 일반적으로 별도의 코넥터를 요구하는 RS 232 신호를 포함한다.

인디케이터 그래픽

제9도에 도시된 바와 같이, 인디케이터 그래픽(130)은 디스플레이(112)의 마진을 따라 인쇄된 레전드(500,502 등)를 포함한다. 이 레전드(500,502 등)는 사용자에게 소프트웨어 프로그램의 상태 및 로우 배터리, 캡스, 로크, 스크롤 로크, 시프트 로크 또는 유사한 데이타 등과 같은 하드웨어 조건을 표시하기 위하여 디스플레이(112)상에서 위치된 인접한 상태 라인(도시생략)과 결합하여 사용된다. 바람직하게, 예를 들면 압전 변환기(도시생략)로부터의 가청 음향은 디스플레이 인디케이터에 대한 사용자의 주의를 환기시키기 위해 사용될 수 있다.

키보드 그래픽

컴퓨터는 또한 제9도에 도시된 바와 같이 키보드(118a)의 마진 상에 인쇄된 제2의 기호 세트(516,518,520,524)를 포함한다. 이 기호들은 키보드 기능키(도시생략)의 인접행의 기능들을 설명한다. 일실시예에 있어서, 인접한 각각의 기능키에는 4개의 다른 색으로 4개의 기호들이 제공되어 있다. "shift", "alt", "ctrl"키 및 특수 로고키(도시생략)는 "shift", "alt", "ctrl", 또는 특수 로고키를 인접 기능키와 함께 동시에 누르면 기능키에 인접한 기호(504,504 등)에 의해 컬러로 표시된 기능들을 제공한다는 것을 나타내기 위하여 대응하는 컬러로 표시되어 있다.

본 발명에 관한 상기한 설명들은 예시를 위한 것이지 본 발명의 기술적 범위를 한정하는 것이 아니다. 따라서 본 발명에 비추어 여러가지 다른 실시예도 가능하다.

부록 A

하기 표는 I/O 맵의 정의를 설명한다. 표 1은 IBX PC/XT와 호환성을 갖는 포트를 나타내고, 표 2와 표 3은 각각 시스템 ASIC 주변 ASIC에 대한 특수 I/O를 나타낸다.

[표 1]

IBX PC/XT 호환성 I/O

[표 2]

체계적인 특수 I/O

[표 3]

주변 ASIC 특수 I/O

Claims

알파벳 A 내지 Z의 26개의 알파벳 문자 키와, 숫자 0 내지 9의 10개의 숫자키와, F1 내지 F10의 10개의 기능 키, 및 1개의 스페이스 바 키의 최소한 47개의 키를 갖는 전 기능 터치-타이핑 알파뉴메릭 키보드와; 상기 키보드에 대해 일정한 간격을 두고 하부에 유지되며, 상기 키보드의 키 누름 검출용 트레이스를 갖는 제1표면과, 복수의 집적회로 부품들이 탑재된 제2표면의 2개의 표면을 포함하는 기판을 구비하는 것을 특징으로 하는 컴퓨터 키보드.
알파벳 A 내지 Z의 26개의 알파벳 문자 키와, 숫자 0 내지 9의 10개의 숫자키와, F1 내지 F10의 10개의 기능 키, 및 1개의 스페이스 바 키가 행렬 형태로 배열된 최소한 77개의 키를 갖는 터치-타이핑 키플레이트와; 상기 키플레이트에 대해 고정된 상태로 하부에 유지되며, 오버라잉 키가 각각 조합되는 최소한 77개의 복수의 원추체로서, 각각의 원추체가 상기 오버라잉 키에 접촉하는 편형한 상부 표면과 그 내부의 탄성 전도성 본체를 포함하는, 복수의 원추체가 일표면상에 형성되어 있는 평면 막과; 상기 평면 막의 하부에 놓이고 적어도 한쌍의 트레이스가 상기 원추체 내부의 전도성 본체와 각각 접촉하도록 구성된 전도성 트레이스가 제1주표면상에 형성되어 있는 회로기판을 포함하고; 상기 회로기판의 제2주표면상에는 복수의 집적회로 부품이 탑재되는 것을 특징으로 하는 키보드를 가진 컴퓨터.
제1항에 있어서, 상기 집적회로 부품은 상기 기판에 와이어 결합되는 것을 특징으로 하는 컴퓨터 키보드.
제2항에 있어서, 키 누름을 검출하기 위한 상기 트레이스는 컴퓨터를 리세트시키기 위한 한쌍의 트레이스를 추가로 포함하고, 상기 한쌍의 트레이스는 키보드의 개구를 통하여 삽입되는 물체에 의해 상기 트레이스의 부분에 대향하는 위치로 이동 가능한 부재에 의해 함께 단락되며, 상기 개구는 상기 부재를 노출시키는 것을 특징으로 하는 컴퓨터.
제2항에 있어서, 상기 전도성 트레이스는 소프트웨어에 의해 상기 컴퓨터를 오프 상태와 온 상태 사이에서 토글시키기 위한 온/오프 트레이스를 포함하고, 상기 온/오프 트레이스는 온/오프 키가 눌러질때 접속되어 상기 온/오프 트레이스에 대향되게 도체를 이동시키며, 상기 오프 상태는 상기 컴퓨터가 로우 클럭 주파수에서 동작하는 상태인 것을 특징으로 하는 컴퓨터.
프로세서와; 상기 프로세서와 접속되고, IBX PC/XT 확장 버스와 호환성을 갖는 확장 버스와; 컴퓨터에 전원을 공급하며, 2개의 AA형 충전 불능 배터리만으로 구성되는 전원 장치를 구비하는 것을 특징으로 하는 컴퓨터.
제6항에 있어서, 상기 충전 불능 배터리의 각각은 그 유효 수명중에 점차 감소하는 전압을 출력하고, 그 유효 수명의 일부 동안에 그 유효 수명의 개시시의 전압 출력 보다 약 40% 저하한 전압을 출력하는 것을 특징으로 하는 컴퓨터.
제2항에 있어서, 상기 키보드의 최소한 일부의 상부면을 곡면인 것을 특징으로 하는 컴퓨터.
제1항에 있어서, 상기 키보드를 파지하는 케이스를 추가로 포함하며, 상기 키보드는 용접에 의해 상기 케이스에 결합되고, 상기 기판은 상기 케이스와 상기 키보드 사이에 유지되는 것을 특징으로 하는 컴퓨터 키보드.
제1항에 있어서, 상기 키보드는 최소한 77개의 키를 갖는 것을 특징으로 하는 컴퓨터 키보드.
제2항에 있어서, MS-DOS 운영 체제 및 클럭 신호에 따라 조합된 응용 프로그램을 실행하는 프로세서를 추가로 포함하고, 상기 전도성 트레이스는 상기 컴퓨터가 온 상태로 오프 상태 사이에서 토글시키기 위한 한쌍의 온/오프 트레이스를 포함하고, 상기 한쌍의 온/오프 트레이스는 온/오프 키가 눌러질때 접속되어 상기 한쌍의 온/오프 트레이스에 대향되게 도체를 이동시키며, 상기 오프 상태는 상기 프로세서가 응용 프로그램을실행하는 현재의 위치에 유지되는 상태이고, 상기 클럭 신호는 상기 프로세서에 클럭 신호가 공급되는 것을 특징으로 하는 컴퓨터.
제2항에 있어서, 상기 컴퓨터는 MS-DOS 운영 체제를 실행하는 프로세서를 추가로 포함하는 것을 특징으로 하는 컴퓨터.
제2항에 있어서, 상기 키보드용 케이스를 추가로 포함하고, 상기 키플레이트는 용접에 의해 상기 케이스에 부착되므로서 상기 케이스와 상기 키보드 사이에 상기 회로기판을 유지하는 것을 특징으로 하는 컴퓨터.