JPH0594163A - 表示制御方式 - Google Patents
表示制御方式Info
- Publication number
- JPH0594163A JPH0594163A JP3255580A JP25558091A JPH0594163A JP H0594163 A JPH0594163 A JP H0594163A JP 3255580 A JP3255580 A JP 3255580A JP 25558091 A JP25558091 A JP 25558091A JP H0594163 A JPH0594163 A JP H0594163A
- Authority
- JP
- Japan
- Prior art keywords
- display
- crt
- register
- controller
- ramdac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Abstract
(57)【要約】
【目的】 複数種の表示デバイスをドライブ可能な構成
としたポータブルコンピュータにおいて、特に電力消費
の大きな表示系における無駄な電力を排除して、装置の
電源負荷を軽減し、バッテリ駆動による長時間の使用を
可能にした表示制御方式を提供することを目的とする。 【構成】 フラットパネル表示装置を実装し、ＣＲＴデ
ィスプレイ装置がオプションで接続され、前記フラット
パネル表示装置とＣＲＴディスプレイ装置に同時にデー
タの表示が行なわれるポータブルコンピュータにおい
て、前記ＣＲＴディスプレイ装置が接続されるコネクタ
の特定ピンのレベル変化により、ＣＲＴディスプレイ装
置のレベル変化が判別される。ＣＲＴディスプレイ装置
が接続されていないとき、ＲＡＭＤＡＣの電力供給を遮
断する。
としたポータブルコンピュータにおいて、特に電力消費
の大きな表示系における無駄な電力を排除して、装置の
電源負荷を軽減し、バッテリ駆動による長時間の使用を
可能にした表示制御方式を提供することを目的とする。 【構成】 フラットパネル表示装置を実装し、ＣＲＴデ
ィスプレイ装置がオプションで接続され、前記フラット
パネル表示装置とＣＲＴディスプレイ装置に同時にデー
タの表示が行なわれるポータブルコンピュータにおい
て、前記ＣＲＴディスプレイ装置が接続されるコネクタ
の特定ピンのレベル変化により、ＣＲＴディスプレイ装
置のレベル変化が判別される。ＣＲＴディスプレイ装置
が接続されていないとき、ＲＡＭＤＡＣの電力供給を遮
断する。
Description
【０００１】
【産業上の利用分野】本発明は、複数種の表示ドライブ
回路を実装した、例えばラップトップタイプのポータブ
ルコンピュータに用いて好適な表示制御方式に関する。
回路を実装した、例えばラップトップタイプのポータブ
ルコンピュータに用いて好適な表示制御方式に関する。
【０００２】
【従来の技術】近年、携行が容易でかつ内部バッテリに
より動作可能なラップトップタイプのポータブルコンピ
ュータが種々開発されている。この種のポータブルコン
ピュータにおいては、機能および性能の向上に伴い使用
用途の拡充を図るべく、複数種の表示デバイスをドライ
ブすることのできる表示ドライブ機能を持たせることが
要求される。この要求に応えるために、例えばプラズマ
ディスプレイ（以下、ＰＤＰと呼ぶ）、液晶ディスプレ
イ（以下ＬＣＤと呼ぶ）等のいわゆるフラットパネルデ
ィスプレイと、ＣＲＴディスプレイとを同時に表示する
こと（デュアルディスプレイモード）が行なわれてい
る。ＣＲＴディスプレイは、ＣＲＴコントローラから出
力された表示データがＲＡＭＤＡＣにおいて色変換され
ビデオ信号として、供給されることにより表示が行なわ
れる。すなわち、ＲＡＭＤＡＣはパレットとＤ／Ａコン
バータから成り、パレットにおいて、色指定データを実
際の表示する色データに変換するとともに、Ｄ／Ａコン
バータによりアナログ信号に変換している。
より動作可能なラップトップタイプのポータブルコンピ
ュータが種々開発されている。この種のポータブルコン
ピュータにおいては、機能および性能の向上に伴い使用
用途の拡充を図るべく、複数種の表示デバイスをドライ
ブすることのできる表示ドライブ機能を持たせることが
要求される。この要求に応えるために、例えばプラズマ
ディスプレイ（以下、ＰＤＰと呼ぶ）、液晶ディスプレ
イ（以下ＬＣＤと呼ぶ）等のいわゆるフラットパネルデ
ィスプレイと、ＣＲＴディスプレイとを同時に表示する
こと（デュアルディスプレイモード）が行なわれてい
る。ＣＲＴディスプレイは、ＣＲＴコントローラから出
力された表示データがＲＡＭＤＡＣにおいて色変換され
ビデオ信号として、供給されることにより表示が行なわ
れる。すなわち、ＲＡＭＤＡＣはパレットとＤ／Ａコン
バータから成り、パレットにおいて、色指定データを実
際の表示する色データに変換するとともに、Ｄ／Ａコン
バータによりアナログ信号に変換している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記ポ
ータブルコンピュータにおいては、フラットパネルディ
スプレイ装置は標準装備しているが、ＣＲＴディスプレ
イはオプションとして外部接続されるため、ＣＲＴディ
スプレイが接続されない場合もある。このため、ＣＲＴ
ディスプレイが使用されていないにもかかわらず、ＣＲ
Ｔディスプレイを駆動するためのＲＡＭＤＡＣが動作し
無駄な電力消費が生じ、特にバッテリ駆動時において
は、使用時間が短縮されるという不都合が生じる。
ータブルコンピュータにおいては、フラットパネルディ
スプレイ装置は標準装備しているが、ＣＲＴディスプレ
イはオプションとして外部接続されるため、ＣＲＴディ
スプレイが接続されない場合もある。このため、ＣＲＴ
ディスプレイが使用されていないにもかかわらず、ＣＲ
Ｔディスプレイを駆動するためのＲＡＭＤＡＣが動作し
無駄な電力消費が生じ、特にバッテリ駆動時において
は、使用時間が短縮されるという不都合が生じる。
【０００４】この発明の目的は、複数種の表示デバイス
をドライブ可能な構成としたポータブルコンピュータに
おいて、特に電力消費の大きな表示系における無駄な電
力を排除して、装置の電源負荷を軽減し、バッテリ駆動
による長時間の使用を可能にした表示制御方式を提供す
ることである。
をドライブ可能な構成としたポータブルコンピュータに
おいて、特に電力消費の大きな表示系における無駄な電
力を排除して、装置の電源負荷を軽減し、バッテリ駆動
による長時間の使用を可能にした表示制御方式を提供す
ることである。
【０００５】
【課題を解決するための手段】フラットパネル表示装置
を実装し、ＣＲＴディスプレイ装置がオプションで接続
され、前記フラットパネル表示装置とＣＲＴディスプレ
イ装置に同時にデータの表示が行なわれるポータブルコ
ンピュータにおいて、前記ＣＲＴディスプレイ装置の表
示を制御する表示制御回路と、前記表示制御回路に電力
を供給する電源回路と、前記ＣＲＴディスプレイ装置が
接続されているか否かを検出し検出信号を出力する手段
と；前記ＣＲＴディスプレイ装置が接続されていないこ
とを示す検出信号に応答して、前記電源回路から前記表
示制御回路への電力供給を遮断する手段とを備えてい
る。
を実装し、ＣＲＴディスプレイ装置がオプションで接続
され、前記フラットパネル表示装置とＣＲＴディスプレ
イ装置に同時にデータの表示が行なわれるポータブルコ
ンピュータにおいて、前記ＣＲＴディスプレイ装置の表
示を制御する表示制御回路と、前記表示制御回路に電力
を供給する電源回路と、前記ＣＲＴディスプレイ装置が
接続されているか否かを検出し検出信号を出力する手段
と；前記ＣＲＴディスプレイ装置が接続されていないこ
とを示す検出信号に応答して、前記電源回路から前記表
示制御回路への電力供給を遮断する手段とを備えてい
る。
【０００６】
【作用】この発明によれば、ＣＲＴディスプレイが接続
されたか否かをコネクタの特定ピンのレベル変化により
検出し、ＣＲＴディスプレイが接続されていない時、Ｒ
ＡＭＤＡＣへの電力供給を遮断する。この結果、ＣＲＴ
ディスプレイが接続されていないときの、無駄な電力消
費を無くすことができ、ポータブルコンピュータの長時
間にわたるバッテリ駆動が可能となる。
されたか否かをコネクタの特定ピンのレベル変化により
検出し、ＣＲＴディスプレイが接続されていない時、Ｒ
ＡＭＤＡＣへの電力供給を遮断する。この結果、ＣＲＴ
ディスプレイが接続されていないときの、無駄な電力消
費を無くすことができ、ポータブルコンピュータの長時
間にわたるバッテリ駆動が可能となる。
【０００７】
【実施例】以下、図面を参照しながら実施例を説明す
る。図１において、ＣＰＵ１１は例えば３２ビットＣＰ
Ｕチップにより実現され、システム全体を制御する。Ｃ
ＰＵ１１には、内部バス１２、１３が接続される。内部
バスは１６ビット幅の内部データバス１２と、２４ビッ
ト幅の内部アドレスバス１３で構成される。数値演算プ
ロセッサ１４はオプションでコネクタを介して内部デー
タバス１２に接続される。システムバス１５は１６ビッ
ト幅のデータバス１５Ｄと２０ビット幅の下位アドレス
１５Ｌおよび７ビット幅の上位アドレスバス１５Ｕとで
構成される。バスドライバ（ＢＵＳーＤＲＶ）１６は上
記内部バス１２、１３とシステムバス１５との間の接続
インターフェースをとる。バスコントローラ（ＢＵＳ−
ＣＮＴ）１７はシステムバス１５をコントロールする。
メモリコントローラ（ＭＥＭ−ＣＮＴ）１８はアドレス
バス１３ー１５（Ｕ，Ｌ）相互間でアドレスを転送制御
し、メインメモリ１９をリード／ライト制御する。
る。図１において、ＣＰＵ１１は例えば３２ビットＣＰ
Ｕチップにより実現され、システム全体を制御する。Ｃ
ＰＵ１１には、内部バス１２、１３が接続される。内部
バスは１６ビット幅の内部データバス１２と、２４ビッ
ト幅の内部アドレスバス１３で構成される。数値演算プ
ロセッサ１４はオプションでコネクタを介して内部デー
タバス１２に接続される。システムバス１５は１６ビッ
ト幅のデータバス１５Ｄと２０ビット幅の下位アドレス
１５Ｌおよび７ビット幅の上位アドレスバス１５Ｕとで
構成される。バスドライバ（ＢＵＳーＤＲＶ）１６は上
記内部バス１２、１３とシステムバス１５との間の接続
インターフェースをとる。バスコントローラ（ＢＵＳ−
ＣＮＴ）１７はシステムバス１５をコントロールする。
メモリコントローラ（ＭＥＭ−ＣＮＴ）１８はアドレス
バス１３ー１５（Ｕ，Ｌ）相互間でアドレスを転送制御
し、メインメモリ１９をリード／ライト制御する。
【０００８】ＢＩＯＳ−ＲＯＭ２０はＢＩＯＳ（基本入
出力システム）を格納する。ＢＩＯＳは図４に示すよう
な初期化ルーチンを含む。Ｉ／Ｏデコーダ（Ｉ／Ｏ−Ｄ
ＥＣ）２１はシステムバス１５上のＩ／Ｏアドレスをデ
コードし、対応するＩ／Ｏ要素（チップ）に受け渡す。
Ｉ／Ｏコントローラ（Ｉ／Ｏ−ＣＮＴ）２２はＩ／Ｏデ
ータを入出力制御する。スーパインテグレーションＩＣ
（ＳＩ）２３はフロッピーディスクインターフェース、
ハードディスクインターフェース、ＤＭＡコントロー
ラ、割り込みコントローラ等各Ｉ／Ｏのコントローラを
収納する。周波数発振器（ＶＦＯ）２４はフロッピーデ
ィスクドライブ（ＦＤＤ）用のクロックを生成する。フ
ロッピーディスクインターフェース（ＦＤＤ−Ｉ／Ｆ）
２５およびハードディスクインターフェース（ＨＤＤ−
Ｉ／Ｆ）２６はそれぞれ、フロッピーディスクおよびハ
ードディスクをスーパインテグレーションＩＣ２３にイ
ンターフェースする。また、キーボードコントローラ
（ＫＢＣ）２７がシステムバス１５に接続され、キーボ
ードスキャンコントローラ（ＳＣＣ）２８がキーボード
コントローラ２７と接続されている。バックアップＲＡ
Ｍ（Ｂ−ＲＡＭ）２９はリジューム機能等に使用され
る。拡張メモリカード（ＥＸＴＭ）３０は拡張メモリカ
ードコネクタＣ１、Ｃ２，Ｃ３に任意に接続される。時
計モジュール（ＲＴＣ）３１は独自の動作用電池とこの
電池によりバックアップされたメモリ（ＣＭＯＳ−ＲＡ
Ｍ）を有する。入出力ポート（ＰＲＴ／ＦＤＤ−ＩＦ）
３２は外部フロッピーディスクドライブ（ＦＤＤ）、プ
リンタ（ＰＲＴ）等の入出力装置を接続対象とする。シ
リアル入出力インターフェース（ＳＩＯ）３３にはＲＳ
−２３２Ｃインターフェース機器が接続される。
出力システム）を格納する。ＢＩＯＳは図４に示すよう
な初期化ルーチンを含む。Ｉ／Ｏデコーダ（Ｉ／Ｏ−Ｄ
ＥＣ）２１はシステムバス１５上のＩ／Ｏアドレスをデ
コードし、対応するＩ／Ｏ要素（チップ）に受け渡す。
Ｉ／Ｏコントローラ（Ｉ／Ｏ−ＣＮＴ）２２はＩ／Ｏデ
ータを入出力制御する。スーパインテグレーションＩＣ
（ＳＩ）２３はフロッピーディスクインターフェース、
ハードディスクインターフェース、ＤＭＡコントロー
ラ、割り込みコントローラ等各Ｉ／Ｏのコントローラを
収納する。周波数発振器（ＶＦＯ）２４はフロッピーデ
ィスクドライブ（ＦＤＤ）用のクロックを生成する。フ
ロッピーディスクインターフェース（ＦＤＤ−Ｉ／Ｆ）
２５およびハードディスクインターフェース（ＨＤＤ−
Ｉ／Ｆ）２６はそれぞれ、フロッピーディスクおよびハ
ードディスクをスーパインテグレーションＩＣ２３にイ
ンターフェースする。また、キーボードコントローラ
（ＫＢＣ）２７がシステムバス１５に接続され、キーボ
ードスキャンコントローラ（ＳＣＣ）２８がキーボード
コントローラ２７と接続されている。バックアップＲＡ
Ｍ（Ｂ−ＲＡＭ）２９はリジューム機能等に使用され
る。拡張メモリカード（ＥＸＴＭ）３０は拡張メモリカ
ードコネクタＣ１、Ｃ２，Ｃ３に任意に接続される。時
計モジュール（ＲＴＣ）３１は独自の動作用電池とこの
電池によりバックアップされたメモリ（ＣＭＯＳ−ＲＡ
Ｍ）を有する。入出力ポート（ＰＲＴ／ＦＤＤ−ＩＦ）
３２は外部フロッピーディスクドライブ（ＦＤＤ）、プ
リンタ（ＰＲＴ）等の入出力装置を接続対象とする。シ
リアル入出力インターフェース（ＳＩＯ）３３にはＲＳ
−２３２Ｃインターフェース機器が接続される。
【０００９】インテリジェントパワーサプライ（ＰＳ）
３４は、パワーコントロールＣＰＵ（ＰＣ−ＣＰＵ）を
備え、装置の動作用電源を供給する。インテリジェント
パワーサプライ３４には２個のメインバッテリ（ＢＴ−
Ｌ、ＢＴ−Ｒ）が接続可能であり、パワーコントロール
ＣＰＵ（ＰＣ−ＣＰＵ）の制御の下に各種動作電源をコ
ントロールする。各電源状態はＩ／Ｏコントローラ２２
を介してＣＰＵ１１に通知される。ディスプレイコント
ローラ（ＤＩＳＰ−ＣＮＴ）３５は装置内表示サブシス
テムとしての役割を果たす。すなわち、コントローラ３
５は、プラズマディスプレイ（以下、ＰＤＰと呼ぶ）、
液晶ディスプレイ（以下、ＬＣＤと呼ぶ）、カラーパネ
ル（カラーＬＣＤやカラーＰＤＰ等）等のいわゆるフラ
ットパネルディスプレイと、ＣＲＴディスプレイ（以
下、ＣＲＴと呼ぶ）とをそれぞれドライブする。拡張用
コネクタ３６には、ディスプレイコントローラ（表示サ
ブシステム）等、各種の拡張モジュールが接続可能であ
る。フロッピーディスクドライブ４１は装置内に実装さ
れ、フロッピーディスクドライブインターフェース２５
に接続される。ハードディスクドライブ（ＨＤＤ）４２
はハードディスクドライブインターフェース２６に接続
される。キーボードユニット（ＫＢ）４３はキーボード
スキャンコントローラ２８に接続される。スキャンコン
トローラ２８にはさらに、数値キーパッド４４が接続さ
れる。バックライト付きＬＣＤ４５、ＰＤＰ４６、ＣＲ
Ｔ４７はそれぞれディスプレイコントローラ３５に接続
される。フラットパネルディスプレイ接続コネクタＣ１
０はディスプレイコントローラ３５と接続され、ＬＣＤ
４５のコネクタＣ１１またはＰＤＰ４６のコネクタＣ１
２がフラットパネルディスプレイコネクタＣ１０に接続
される。コネクタＣ１３には接続状態にあるＣＲＴディ
スプレイを判別するための信号を得る２つの特定ピンが
割り付けられ、この特定ピンの接続を示す判別信号はデ
ィスプレイコントローラ３５に設けられたＩ／Ｏレジス
タを介してＣＰＵ１１に読み込まれる。（図３参照）な
お、コネクタＣ１０にもフラットパネルディスプレイを
判別するための信号を得る２つの特定ピンが割り付けら
れているが、この発明に直接関係しないのでその説明を
省略する。図２は図１に示すディスプレイコントローラ
３５の構成を示すブロック図である。
３４は、パワーコントロールＣＰＵ（ＰＣ−ＣＰＵ）を
備え、装置の動作用電源を供給する。インテリジェント
パワーサプライ３４には２個のメインバッテリ（ＢＴ−
Ｌ、ＢＴ−Ｒ）が接続可能であり、パワーコントロール
ＣＰＵ（ＰＣ−ＣＰＵ）の制御の下に各種動作電源をコ
ントロールする。各電源状態はＩ／Ｏコントローラ２２
を介してＣＰＵ１１に通知される。ディスプレイコント
ローラ（ＤＩＳＰ−ＣＮＴ）３５は装置内表示サブシス
テムとしての役割を果たす。すなわち、コントローラ３
５は、プラズマディスプレイ（以下、ＰＤＰと呼ぶ）、
液晶ディスプレイ（以下、ＬＣＤと呼ぶ）、カラーパネ
ル（カラーＬＣＤやカラーＰＤＰ等）等のいわゆるフラ
ットパネルディスプレイと、ＣＲＴディスプレイ（以
下、ＣＲＴと呼ぶ）とをそれぞれドライブする。拡張用
コネクタ３６には、ディスプレイコントローラ（表示サ
ブシステム）等、各種の拡張モジュールが接続可能であ
る。フロッピーディスクドライブ４１は装置内に実装さ
れ、フロッピーディスクドライブインターフェース２５
に接続される。ハードディスクドライブ（ＨＤＤ）４２
はハードディスクドライブインターフェース２６に接続
される。キーボードユニット（ＫＢ）４３はキーボード
スキャンコントローラ２８に接続される。スキャンコン
トローラ２８にはさらに、数値キーパッド４４が接続さ
れる。バックライト付きＬＣＤ４５、ＰＤＰ４６、ＣＲ
Ｔ４７はそれぞれディスプレイコントローラ３５に接続
される。フラットパネルディスプレイ接続コネクタＣ１
０はディスプレイコントローラ３５と接続され、ＬＣＤ
４５のコネクタＣ１１またはＰＤＰ４６のコネクタＣ１
２がフラットパネルディスプレイコネクタＣ１０に接続
される。コネクタＣ１３には接続状態にあるＣＲＴディ
スプレイを判別するための信号を得る２つの特定ピンが
割り付けられ、この特定ピンの接続を示す判別信号はデ
ィスプレイコントローラ３５に設けられたＩ／Ｏレジス
タを介してＣＰＵ１１に読み込まれる。（図３参照）な
お、コネクタＣ１０にもフラットパネルディスプレイを
判別するための信号を得る２つの特定ピンが割り付けら
れているが、この発明に直接関係しないのでその説明を
省略する。図２は図１に示すディスプレイコントローラ
３５の構成を示すブロック図である。
【００１０】表示メインコントローラ（ＣＲＴ−ＣＮ
Ｔ；ＰＶＧＡ）１３１はＣＲＴ４７を高解像度で表示ド
ライブする表示ドライブ制御機能を有する。表示制御部
（ＤＣ、ＨＲＧＳ−ＧＡ）１３２はシステムバス１５を
介してＣＰＵ１１との間で各種表示制御系のデータをや
りとりするバスインターフェース回路と、ＬＣＤ４５お
よびＰＤＰ４６の表示制御を司る各種機能回路とが実装
されたゲートアレイ構造の表示制御部である。表示制御
部１３は図３に示すような表示機能キラー回路を有す
る。表示機能キラー回路は表示制御の対象となる各種デ
ィスプレイ装置（ＰＤＰ、ＬＣＤ、カラーパネル等のフ
ラットパネルディスプレイ、およびＣＲＴ等）の表示ド
ライブ機能を各ディスプレイの使用状態に応じて選択的
に無効化して非ドライブ状態にあるディスプレイの表示
ドライブ制御回路が消費する無駄な電力を排除する。な
お、表示メインコントローラ（ＣＲＴ−ＣＮＴ；ＰＶＧ
Ａ）１３１と表示制御部を併せて内部ディスプレイコン
トローラと呼ぶ場合もある。表示データメモリ１３３は
表示データを格納し、ＣＲＴ４７、ＰＤＰ４６等の表示
ドライブ時に、表示メインコントローラ１３１によりリ
ードアクセスされる。ＣＲＴ表示データ生成部（ＲＡＭ
ＤＡＣ）１３４は表示メインコントローラ１３１の制御
の下にアナログの表示データ（Ｒ，Ｇ，Ｂ）を生成す
る。ＲＡＭＤＡＣ１３４は図３に示すようにＣＲＴパレ
ット（ルックアップテーブル）、および表示３原色
（Ｒ，Ｇ，Ｂ）の各色に対応し設けられる３個のデジタ
ルーアナログコンバータ（Ｄ／Ａ）等により構成され
る。一対のデュアルポート（入出力非同期）構成のフレ
ームメモリ１３５ａ、１３５ｂはＬＣＤ４５の表示デー
タを格納する。フレームメモリ１３５ａ、１３５ｂは表
示制御部１３２に設けられたＦＲＡＭコントロール回路
（図示せず）から出力されるメモリアクセス信号に従い
アクセスされる。フレームメモリ１３５ａはＬＣＤ表示
画面の上半分の表示データを格納し、フレームメモリ１
３５ｂは下半分の表示データを格納する。
Ｔ；ＰＶＧＡ）１３１はＣＲＴ４７を高解像度で表示ド
ライブする表示ドライブ制御機能を有する。表示制御部
（ＤＣ、ＨＲＧＳ−ＧＡ）１３２はシステムバス１５を
介してＣＰＵ１１との間で各種表示制御系のデータをや
りとりするバスインターフェース回路と、ＬＣＤ４５お
よびＰＤＰ４６の表示制御を司る各種機能回路とが実装
されたゲートアレイ構造の表示制御部である。表示制御
部１３は図３に示すような表示機能キラー回路を有す
る。表示機能キラー回路は表示制御の対象となる各種デ
ィスプレイ装置（ＰＤＰ、ＬＣＤ、カラーパネル等のフ
ラットパネルディスプレイ、およびＣＲＴ等）の表示ド
ライブ機能を各ディスプレイの使用状態に応じて選択的
に無効化して非ドライブ状態にあるディスプレイの表示
ドライブ制御回路が消費する無駄な電力を排除する。な
お、表示メインコントローラ（ＣＲＴ−ＣＮＴ；ＰＶＧ
Ａ）１３１と表示制御部を併せて内部ディスプレイコン
トローラと呼ぶ場合もある。表示データメモリ１３３は
表示データを格納し、ＣＲＴ４７、ＰＤＰ４６等の表示
ドライブ時に、表示メインコントローラ１３１によりリ
ードアクセスされる。ＣＲＴ表示データ生成部（ＲＡＭ
ＤＡＣ）１３４は表示メインコントローラ１３１の制御
の下にアナログの表示データ（Ｒ，Ｇ，Ｂ）を生成す
る。ＲＡＭＤＡＣ１３４は図３に示すようにＣＲＴパレ
ット（ルックアップテーブル）、および表示３原色
（Ｒ，Ｇ，Ｂ）の各色に対応し設けられる３個のデジタ
ルーアナログコンバータ（Ｄ／Ａ）等により構成され
る。一対のデュアルポート（入出力非同期）構成のフレ
ームメモリ１３５ａ、１３５ｂはＬＣＤ４５の表示デー
タを格納する。フレームメモリ１３５ａ、１３５ｂは表
示制御部１３２に設けられたＦＲＡＭコントロール回路
（図示せず）から出力されるメモリアクセス信号に従い
アクセスされる。フレームメモリ１３５ａはＬＣＤ表示
画面の上半分の表示データを格納し、フレームメモリ１
３５ｂは下半分の表示データを格納する。
【００１１】図３は図２に示すＲＡＭＤＡＣ１３４への
電力供給を遮断する回路を示す。レジスタ２０１乃至２
０５はそれぞれ図４に示す初期化ルーチン（ＢＩＯＳ−
ＩＲＴ）において設定されるディスプレイコンディショ
ンおよびディスプレイモードを示すレジスタである。レ
ジスタ２０１はＬＣＤ４５の使用モード（“１”；ＬＣ
Ｄ使用モード）を示す。レジスタ２０２はＣＲＴ４７の
使用モード（“１”；ＣＲＴ使用モード）を示す。レジ
スタ２０３はセットアップ時に設定された内部ディスプ
レイコントローラのイネーブル／ディスエーブル状態
（“１”；イネーブル）を示す。レジスタ２０４はフラ
ットパネルディスプレイのイネーブル／ディスエーブル
（“１”；イネーブル）を示す。レジスタ２０５はＲＡ
ＭＤＡＣ１３４のイネーブル／ディスエーブルを示す。
レジスタ２０４、２０５は初期設定時にイネーブル
（“１”）状態にセットされ（図４参照）、その後はセ
ットアップでディスプレイオートオフモードがイネーブ
ルにセットされているとき、同じくセットアップで設定
された時間内にキー入力が無いと、ＢＩＯＳ制御のもと
にディスエーブル（“０”）状態に切り替えられる。
電力供給を遮断する回路を示す。レジスタ２０１乃至２
０５はそれぞれ図４に示す初期化ルーチン（ＢＩＯＳ−
ＩＲＴ）において設定されるディスプレイコンディショ
ンおよびディスプレイモードを示すレジスタである。レ
ジスタ２０１はＬＣＤ４５の使用モード（“１”；ＬＣ
Ｄ使用モード）を示す。レジスタ２０２はＣＲＴ４７の
使用モード（“１”；ＣＲＴ使用モード）を示す。レジ
スタ２０３はセットアップ時に設定された内部ディスプ
レイコントローラのイネーブル／ディスエーブル状態
（“１”；イネーブル）を示す。レジスタ２０４はフラ
ットパネルディスプレイのイネーブル／ディスエーブル
（“１”；イネーブル）を示す。レジスタ２０５はＲＡ
ＭＤＡＣ１３４のイネーブル／ディスエーブルを示す。
レジスタ２０４、２０５は初期設定時にイネーブル
（“１”）状態にセットされ（図４参照）、その後はセ
ットアップでディスプレイオートオフモードがイネーブ
ルにセットされているとき、同じくセットアップで設定
された時間内にキー入力が無いと、ＢＩＯＳ制御のもと
にディスエーブル（“０”）状態に切り替えられる。
【００１２】使用される表示装置と各レジスタ２０１乃
至２０５にセットされるデータとの対応を図５に示す。
図５に示すように、ＣＲＴ４７とＬＣＤ４５の両方にデ
ータを表示する場合は、レジスタ２０１に“１”を、レ
ジスタ２０２に“０”を、レジスタ２０３に“１”を、
レジスタ２０４に“１”をセットする。なお、レジスタ
２０５に示す“Ｘ”印は“ｄｏｎ’ｔ ｃａｒｅ”を意
味する。ＣＲＴ４７とＰＤＰ４６の両方にデータが表示
される場合はレジスタ２０１のみが“１”から“０”に
代わり、残りのレジスタ２０２乃至２０５の内容はＣＲ
ＴおよびＬＣＤの場合と同じである。またＣＲＴ４７に
データが表示される場合には、レジスタ２０１とレジス
タ２０４が“ｄｏｎ’ｔ ｃａｒｅ”となり、残りのレ
ジスタ２０２、２０３、２０５にはそれぞれ“１”がセ
ットされる。
至２０５にセットされるデータとの対応を図５に示す。
図５に示すように、ＣＲＴ４７とＬＣＤ４５の両方にデ
ータを表示する場合は、レジスタ２０１に“１”を、レ
ジスタ２０２に“０”を、レジスタ２０３に“１”を、
レジスタ２０４に“１”をセットする。なお、レジスタ
２０５に示す“Ｘ”印は“ｄｏｎ’ｔ ｃａｒｅ”を意
味する。ＣＲＴ４７とＰＤＰ４６の両方にデータが表示
される場合はレジスタ２０１のみが“１”から“０”に
代わり、残りのレジスタ２０２乃至２０５の内容はＣＲ
ＴおよびＬＣＤの場合と同じである。またＣＲＴ４７に
データが表示される場合には、レジスタ２０１とレジス
タ２０４が“ｄｏｎ’ｔ ｃａｒｅ”となり、残りのレ
ジスタ２０２、２０３、２０５にはそれぞれ“１”がセ
ットされる。
【００１３】また、外部的に接続された表示装置にデー
タを表示する場合には、ＣＲＴ４７、ＬＣＤ４５および
ＰＤＰ４６をすべてディスエーブルする必要があるた
め、レジスタ２０３を“０”をセットする。（すなわ
ち、内部ディスプレイコントローラをディスエーブルに
する）。残りのレジスタ２０１、２０２、２０４、およ
び２０５の内容は“ｄｏｎ’ｔ ｃａｒｅ”となる。
タを表示する場合には、ＣＲＴ４７、ＬＣＤ４５および
ＰＤＰ４６をすべてディスエーブルする必要があるた
め、レジスタ２０３を“０”をセットする。（すなわ
ち、内部ディスプレイコントローラをディスエーブルに
する）。残りのレジスタ２０１、２０２、２０４、およ
び２０５の内容は“ｄｏｎ’ｔ ｃａｒｅ”となる。
【００１４】ＮＡＮＤゲート２０６はレジスタ２０３が
内部ディスプレイコントローラのイネーブル状態
（“１”）を示し、レジスタ２０５がＲＡＭＤＡＣ１３
４イネーブル状態（“１”）を示し、かつＣＲＴディス
プレイが接続されてるときを除いて、リファレンス電流
カットオフイネーブル信号（ＤＤＡＣ＝“１”）を生成
する。定電流回路２０７はＮＡＮＤゲート２０６からリ
ファレンス電流カットオフイネーブル信号（ＤＤＡＣ＝
“１”）が出力されている際に、ＲＡＭＤＡＣ１３４に
流れるリファレンス電流（ＩＲＥＦ）をカットする回路
を備えている。ＡＮＤゲート２０８はＮＡＮＤゲート２
０６からリファレンス電流カットオフイネーブル信号
（ＤＤＡＣ＝“１”）が出力されている際に、ＲＡＭＤ
ＡＣ１３４に供給される表示クロック（ＤＣＬＫ）を禁
止する。ＮＡＮＤゲート２１１はＣＲＴ接続コネクタＣ
１３の特定ピン信号からＣＲＴが接続されているか否か
を示す状態判別信号を得る。
内部ディスプレイコントローラのイネーブル状態
（“１”）を示し、レジスタ２０５がＲＡＭＤＡＣ１３
４イネーブル状態（“１”）を示し、かつＣＲＴディス
プレイが接続されてるときを除いて、リファレンス電流
カットオフイネーブル信号（ＤＤＡＣ＝“１”）を生成
する。定電流回路２０７はＮＡＮＤゲート２０６からリ
ファレンス電流カットオフイネーブル信号（ＤＤＡＣ＝
“１”）が出力されている際に、ＲＡＭＤＡＣ１３４に
流れるリファレンス電流（ＩＲＥＦ）をカットする回路
を備えている。ＡＮＤゲート２０８はＮＡＮＤゲート２
０６からリファレンス電流カットオフイネーブル信号
（ＤＤＡＣ＝“１”）が出力されている際に、ＲＡＭＤ
ＡＣ１３４に供給される表示クロック（ＤＣＬＫ）を禁
止する。ＮＡＮＤゲート２１１はＣＲＴ接続コネクタＣ
１３の特定ピン信号からＣＲＴが接続されているか否か
を示す状態判別信号を得る。
【００１５】図４はＢＩＯＳ−ＲＯＭの初期化ルーチン
（ＢＩＯＳ−ＩＲＴ）の一部を示すフローチャートであ
る。ステップＳ１はＰＤＰ４６が接続状態にあるか否か
を判別する。ＰＤＰの接続状態を判別する構成およびそ
の動作説明については、同一出願人による特願平１−２
５４９６８号に記載されており、この発明には直接関係
しないのでその説明を省略する。ステップＳ２およびＳ
３はステップＳ１の判定に従って、レジスタ２０１をセ
ットする。ステップＳ４は時計モジュール（ＲＴＣ）３
１内のバッテリバックアップされたメモリ（ＣＭＯＳ−
ＲＡＭ）に蓄えられたセットアップデータのＣＲＴ／パ
ネルビットの信号からＣＲＴイネーブル設定状態にある
か否かを判別する。ステップＳ５およびＳ６はステップ
Ｓ４の判定に従ってレジスタ２０２をセットする。ステ
ップＳ７はセットアップデータの内部ディスプレイコン
トローライネーブルビットの信号がイネーブル設定状態
にあるか否かを判別する。ステップＳ８およびＳ９はス
テップＳ７の判定に従ってレジスタ２０３をセットす
る。ステップＳ１０，Ｓ１１はレジスタ２０４、２０５
を“１”に初期設定する
（ＢＩＯＳ−ＩＲＴ）の一部を示すフローチャートであ
る。ステップＳ１はＰＤＰ４６が接続状態にあるか否か
を判別する。ＰＤＰの接続状態を判別する構成およびそ
の動作説明については、同一出願人による特願平１−２
５４９６８号に記載されており、この発明には直接関係
しないのでその説明を省略する。ステップＳ２およびＳ
３はステップＳ１の判定に従って、レジスタ２０１をセ
ットする。ステップＳ４は時計モジュール（ＲＴＣ）３
１内のバッテリバックアップされたメモリ（ＣＭＯＳ−
ＲＡＭ）に蓄えられたセットアップデータのＣＲＴ／パ
ネルビットの信号からＣＲＴイネーブル設定状態にある
か否かを判別する。ステップＳ５およびＳ６はステップ
Ｓ４の判定に従ってレジスタ２０２をセットする。ステ
ップＳ７はセットアップデータの内部ディスプレイコン
トローライネーブルビットの信号がイネーブル設定状態
にあるか否かを判別する。ステップＳ８およびＳ９はス
テップＳ７の判定に従ってレジスタ２０３をセットす
る。ステップＳ１０，Ｓ１１はレジスタ２０４、２０５
を“１”に初期設定する
【００１６】以下、この発明の一実施例の動作について
図１乃至図４を参照して説明する。電源投入時において
は、ＣＰＵ１１の制御のもとにＢＩＯＳ−ＲＯＭ２０に
格納された初期化ルーチン（ＢＩＯＳ−ＩＲＴ）が実行
され、そのルーチン内において図４に示すような表示制
御部１３２内のレジスタ２０１乃至２０５の設定処理が
実行される。すなわち、まずＰＤＰ４６が接続状態にあ
るか否かを判別する。（ステップＳ１）ＰＤＰ４６以外
のフラットパネルディスプレイ（ＬＣＤ４５、またはカ
ラーパネル）が接続されているときは、レジスタ２０１
に“０”をセットし、ＰＤＰ４６が接続されているとき
は、レジスタ２０１に“１”をセットする。（ステップ
Ｓ２，Ｓ３）。次に、時計モジュール（ＲＴＣ）３１内
のバッテリバックアップされたメモリ（ＣＭＯＳ−ＲＡ
Ｍ）に蓄えられたセットアップデータのＣＲＴ／パネル
ビットを読み、このビットがＣＲＴ使用モード
（“１”）を示していれば、レジスタ２０２に“１”を
セットし、ＣＲＴ使用モード（“１”）を示していなけ
ればレジスタ２０２に“０”をセットする。（ステップ
Ｓ４−Ｓ６）次に、上記セットアップデータの内部ディ
スプレイコントローライネーブルビットを読み、このビ
ットがイネーブル設定状態にあれば、レジスタ２０３に
“１”をセットし、ディスエーブル設定状態にあれば、
レジスタ２０３に“０”をセットする。（ステップＳ７
−Ｓ９）次に、フラットパネルディスプレイのディスエ
ーブル／イネーブルを示すレジスタ２０４、およびＲＡ
ＭＤＡＣ１３４のディスエーブル／イネーブルを示すレ
ジスタ２０５に“１”を初期セットする。（ステップＳ
１０、Ｓ１１）
図１乃至図４を参照して説明する。電源投入時において
は、ＣＰＵ１１の制御のもとにＢＩＯＳ−ＲＯＭ２０に
格納された初期化ルーチン（ＢＩＯＳ−ＩＲＴ）が実行
され、そのルーチン内において図４に示すような表示制
御部１３２内のレジスタ２０１乃至２０５の設定処理が
実行される。すなわち、まずＰＤＰ４６が接続状態にあ
るか否かを判別する。（ステップＳ１）ＰＤＰ４６以外
のフラットパネルディスプレイ（ＬＣＤ４５、またはカ
ラーパネル）が接続されているときは、レジスタ２０１
に“０”をセットし、ＰＤＰ４６が接続されているとき
は、レジスタ２０１に“１”をセットする。（ステップ
Ｓ２，Ｓ３）。次に、時計モジュール（ＲＴＣ）３１内
のバッテリバックアップされたメモリ（ＣＭＯＳ−ＲＡ
Ｍ）に蓄えられたセットアップデータのＣＲＴ／パネル
ビットを読み、このビットがＣＲＴ使用モード
（“１”）を示していれば、レジスタ２０２に“１”を
セットし、ＣＲＴ使用モード（“１”）を示していなけ
ればレジスタ２０２に“０”をセットする。（ステップ
Ｓ４−Ｓ６）次に、上記セットアップデータの内部ディ
スプレイコントローライネーブルビットを読み、このビ
ットがイネーブル設定状態にあれば、レジスタ２０３に
“１”をセットし、ディスエーブル設定状態にあれば、
レジスタ２０３に“０”をセットする。（ステップＳ７
−Ｓ９）次に、フラットパネルディスプレイのディスエ
ーブル／イネーブルを示すレジスタ２０４、およびＲＡ
ＭＤＡＣ１３４のディスエーブル／イネーブルを示すレ
ジスタ２０５に“１”を初期セットする。（ステップＳ
１０、Ｓ１１）
【００１７】このように初期ルーチン（ＢＩＯＳ−ＩＲ
Ｔ）にて表示制御部１３２内に設けられたレジスタ２０
１乃至２０５の設定処理が実行される。このレジスタ２
０１−２０５の設定情報は非ドライブ状態にあるディス
プレイの表示ドライブ制御系回路が消費する無駄な電力
を排除する表示機能キラー制御に使用される。
Ｔ）にて表示制御部１３２内に設けられたレジスタ２０
１乃至２０５の設定処理が実行される。このレジスタ２
０１−２０５の設定情報は非ドライブ状態にあるディス
プレイの表示ドライブ制御系回路が消費する無駄な電力
を排除する表示機能キラー制御に使用される。
【００１８】ＮＡＮＤゲート２０６はレジスタ２０３が
内部ディスプレイコントローラのイネーブル状態
（“１”）を示し、レジスタ２０５がＲＡＭＤＡＣ１３
４のイネーブル状態（“１”）を示し、かつＣＲＴディ
スプレイが接続されているときを除いて、リファレンス
電流のカットオフイネーブル信号（ＤＤＡＣ＝“１”）
を定電流回路２０７に出力する。
内部ディスプレイコントローラのイネーブル状態
（“１”）を示し、レジスタ２０５がＲＡＭＤＡＣ１３
４のイネーブル状態（“１”）を示し、かつＣＲＴディ
スプレイが接続されているときを除いて、リファレンス
電流のカットオフイネーブル信号（ＤＤＡＣ＝“１”）
を定電流回路２０７に出力する。
【００１９】定電流回路２０７はＮＡＮＤゲートからリ
ファレンス電流カットオフイネーブル信号（ＤＤＡＣ＝
“１”）を受けると、ＲＡＭＤＡＣ１３４に流れるリフ
ァレンス電流（ＩＲＥＦ）をカットする。また、この際
は、ＡＮＤゲート２０８が上記リファレンス電流カット
オフイネーブル信号（ＤＤＡＣ＝“１”）により、ＲＡ
ＭＤＡＣ１３４への表示クロック（ＤＣＬＫ）の供給を
禁止する。
ファレンス電流カットオフイネーブル信号（ＤＤＡＣ＝
“１”）を受けると、ＲＡＭＤＡＣ１３４に流れるリフ
ァレンス電流（ＩＲＥＦ）をカットする。また、この際
は、ＡＮＤゲート２０８が上記リファレンス電流カット
オフイネーブル信号（ＤＤＡＣ＝“１”）により、ＲＡ
ＭＤＡＣ１３４への表示クロック（ＤＣＬＫ）の供給を
禁止する。
【００２０】これによりＲＡＭＤＡＣ１３４のＣＲＴパ
レット（ルックアップテーブル）には表示クロック（Ｄ
ＣＬＫ）が供給されず、さらにＲ，Ｇ，Ｂの各デジタル
ーアナログコンバータ（Ｄ／Ａ）には各表示信号（Ｒ，
Ｇ，Ｂ）の生成電流が流れないことからＣＲＴパレッ
ト、および各デジタルーアナログコンバータ（Ｄ／Ａ）
の動作駆電流が極端に減少し、ＲＡＭＤＡＣ１３４の消
費電力が大幅に低減する。
レット（ルックアップテーブル）には表示クロック（Ｄ
ＣＬＫ）が供給されず、さらにＲ，Ｇ，Ｂの各デジタル
ーアナログコンバータ（Ｄ／Ａ）には各表示信号（Ｒ，
Ｇ，Ｂ）の生成電流が流れないことからＣＲＴパレッ
ト、および各デジタルーアナログコンバータ（Ｄ／Ａ）
の動作駆電流が極端に減少し、ＲＡＭＤＡＣ１３４の消
費電力が大幅に低減する。
【００２１】また、内部ディスプレイコントローラ３５
の使用によるＣＲＴ４７の表示ドライブ時であっても、
セットアップでディスプレイオートオフがイネーブルに
設定されているときは、キーボードユニット４３のキー
入力が設定時間内に無いと、レジスタ２０５が“０”に
なり、これにより、ＡＮＤゲート２０６からリファレン
ス電流カットオフイネーブル信号（ＤＤＡＣ＝“１”）
が出力されて、ＲＡＭＤＡＣ１３４への表示クロック
（ＤＣＬＫ）の供給が禁止され、リファレンス電流（Ｉ
ＲＥＦ）がカットされる。
の使用によるＣＲＴ４７の表示ドライブ時であっても、
セットアップでディスプレイオートオフがイネーブルに
設定されているときは、キーボードユニット４３のキー
入力が設定時間内に無いと、レジスタ２０５が“０”に
なり、これにより、ＡＮＤゲート２０６からリファレン
ス電流カットオフイネーブル信号（ＤＤＡＣ＝“１”）
が出力されて、ＲＡＭＤＡＣ１３４への表示クロック
（ＤＣＬＫ）の供給が禁止され、リファレンス電流（Ｉ
ＲＥＦ）がカットされる。
【００２２】このように、ＣＲＴディスプレイとフラッ
トパネルディスプレイが同時表示可能なモードおいて、
ＣＲＴディスプレイが接続されていないとき、ＲＡＭＤ
ＡＣ１３４内のＣＲＴパレットには表示クロックが供給
されず、Ｄ／Ａコンバータのリファレンス電流がカット
されるので、ＲＡＭＤＡＣ１３４の消費電力が大幅に低
減する。
トパネルディスプレイが同時表示可能なモードおいて、
ＣＲＴディスプレイが接続されていないとき、ＲＡＭＤ
ＡＣ１３４内のＣＲＴパレットには表示クロックが供給
されず、Ｄ／Ａコンバータのリファレンス電流がカット
されるので、ＲＡＭＤＡＣ１３４の消費電力が大幅に低
減する。
【００２３】なお、表示キラー回路を含むディスプレイ
コントローラ３５の構成は、図２および図３の構成に限
らず、システム構成等に応じて適宜、条件信号、制御対
象回等を変更可能である。
コントローラ３５の構成は、図２および図３の構成に限
らず、システム構成等に応じて適宜、条件信号、制御対
象回等を変更可能である。
【００２４】
【発明の効果】以上述べたように、この発明によれば、
ＣＲＴディスプレイが接続されたか否かをコネクタの特
定ピンのレベル変化により検出し、ＣＲＴディスプレイ
が接続されていない時、ＲＡＭＤＡＣへの電力供給を遮
断する。この結果、ＣＲＴディスプレイが接続されてい
ないときの、無駄な電力消費を無くすことができ、ポー
タブルコンピュータの長時間にわたるバッテリ駆動が可
能となる。
ＣＲＴディスプレイが接続されたか否かをコネクタの特
定ピンのレベル変化により検出し、ＣＲＴディスプレイ
が接続されていない時、ＲＡＭＤＡＣへの電力供給を遮
断する。この結果、ＣＲＴディスプレイが接続されてい
ないときの、無駄な電力消費を無くすことができ、ポー
タブルコンピュータの長時間にわたるバッテリ駆動が可
能となる。
【図１】この発明の表示制御方式が適用されるコンピュ
ータシステムの一実施例を示すブロック図。
ータシステムの一実施例を示すブロック図。
【図２】図１に示すディスプレイコントローラの構成を
示すブロック図。
示すブロック図。
【図３】図２に示す表示メインコントローラ内の表示機
能キラー回路の構成を示すブロック図。
能キラー回路の構成を示すブロック図。
【図４】初期化ルーチンを示すフローチャート。
【図５】使用されるディスプレイ装置に応じてレジスタ
ＲＥＧ１乃至ＲＥＧ５にセットされるデータとの対応を
示す図。
ＲＥＧ１乃至ＲＥＧ５にセットされるデータとの対応を
示す図。
１１…ＣＰＵ（メインＣＰＵ）、１２、１３…内部バス
（１２…内部データバス、１３…内部アドレスバス）、
１４…数値演算プロセッサ（ＮＤＰ）、１５…システム
バス、１６…バスドライバ（ＢＵＳ−ＣＮＴ），１８…
メモリコントローラ（ＭＥＭ−ＣＮＴ）、１９…メイン
メモリ（Ｉ−ＲＡＭ）、２０…ＢＩＯＳ−ＲＯＭ、２１
…Ｉ／Ｏデコーダ（Ｉ／Ｏ−ＤＥＣ）、２２…Ｉ／Ｏコ
ントローラ（Ｉ／Ｏ−ＣＮＴ）、２３…スーパインテグ
レーションＩＣ（ＳＩ）、２４…周波数発振器（ＶＦ
Ｏ）、２５…フロッピーディスクドライブインターフェ
ース（ＦＤＤ−Ｉ／Ｆ）、２６…ハードディスクドライ
ブインターフェース（ＨＤＤ−Ｉ／Ｆ）、２７…キーボ
ードコントローラ（ＫＢＣ）、２８…キーボードスキャ
ンコントローラ（ＳＣＣ）、２９…バックアップＲＡＭ
（Ｂ−ＲＡＭ）、３０…拡張メモリカード（ＥＸＴ
Ｍ）、３１…時計モジュール（ＲＴＣ）、３２…入出力
ポート（ＰＲＴ／ＦＤＤ−ＩＦ）、３３…シリアル入出
力インターフェース（ＳＩＯ）、３４…インテリジェン
トパワーサプライ（ＰＳ）、３５…ディスプレイコント
ローラ（ＤＩＳＰ−ＣＮＴ）、３６…拡張用コネクタ、
４１…フロッピーディスクドライブ（ＦＤＤ）、４２…
ハードディスクドライブ（ＨＤＤ）、４３…キーボード
ユニット（ＫＢ）、４４…テンキーパッド、４５…ＬＣ
Ｄ、４６…ＰＤＰ、４７…ＣＲＴディスプレイ（ＣＲ
Ｔ）、１３１…表示メインコントローラ（ＣＲＴ−ＣＮ
Ｔ；ＰＶＧＡ）、１３２…表示制御部（ＤＣ；ＨＲＧＳ
−ＧＡ），１３３…ＶＲＡＭ、１３４…ＲＡＭＤＡＣ、
１３５ａ、１４５ｂ…フレームメモリ（ＦＲＡＭ−Ａ、
ＦＲＡＭ−Ｂ）、２０１、２０２、…２０５…レジス
タ、２０７…定電流回路（ＣＣ）、２０８…ＡＮＤゲー
ト、２０６、２１１…ＮＡＮＤゲート、２１５…Ｉ／Ｏ
レジスタ、Ｃ１，Ｃ２，Ｃ３…メモリカードコネクタ、
ＢＴ−Ｌ、ＢＴ−Ｒ…メインバッテリ、Ｃ１０…ＣＲＴ
ディスプレイ（フラットパネルディスプレイ）接続コネ
クタ、ＩＲＥＦ…リファレンス電流、ＤＤＡＣ…リファ
レンス電流カットオフイネーブル信号、ＤＣＬＫ…表示
クロック。
（１２…内部データバス、１３…内部アドレスバス）、
１４…数値演算プロセッサ（ＮＤＰ）、１５…システム
バス、１６…バスドライバ（ＢＵＳ−ＣＮＴ），１８…
メモリコントローラ（ＭＥＭ−ＣＮＴ）、１９…メイン
メモリ（Ｉ−ＲＡＭ）、２０…ＢＩＯＳ−ＲＯＭ、２１
…Ｉ／Ｏデコーダ（Ｉ／Ｏ−ＤＥＣ）、２２…Ｉ／Ｏコ
ントローラ（Ｉ／Ｏ−ＣＮＴ）、２３…スーパインテグ
レーションＩＣ（ＳＩ）、２４…周波数発振器（ＶＦ
Ｏ）、２５…フロッピーディスクドライブインターフェ
ース（ＦＤＤ−Ｉ／Ｆ）、２６…ハードディスクドライ
ブインターフェース（ＨＤＤ−Ｉ／Ｆ）、２７…キーボ
ードコントローラ（ＫＢＣ）、２８…キーボードスキャ
ンコントローラ（ＳＣＣ）、２９…バックアップＲＡＭ
（Ｂ−ＲＡＭ）、３０…拡張メモリカード（ＥＸＴ
Ｍ）、３１…時計モジュール（ＲＴＣ）、３２…入出力
ポート（ＰＲＴ／ＦＤＤ−ＩＦ）、３３…シリアル入出
力インターフェース（ＳＩＯ）、３４…インテリジェン
トパワーサプライ（ＰＳ）、３５…ディスプレイコント
ローラ（ＤＩＳＰ−ＣＮＴ）、３６…拡張用コネクタ、
４１…フロッピーディスクドライブ（ＦＤＤ）、４２…
ハードディスクドライブ（ＨＤＤ）、４３…キーボード
ユニット（ＫＢ）、４４…テンキーパッド、４５…ＬＣ
Ｄ、４６…ＰＤＰ、４７…ＣＲＴディスプレイ（ＣＲ
Ｔ）、１３１…表示メインコントローラ（ＣＲＴ−ＣＮ
Ｔ；ＰＶＧＡ）、１３２…表示制御部（ＤＣ；ＨＲＧＳ
−ＧＡ），１３３…ＶＲＡＭ、１３４…ＲＡＭＤＡＣ、
１３５ａ、１４５ｂ…フレームメモリ（ＦＲＡＭ−Ａ、
ＦＲＡＭ−Ｂ）、２０１、２０２、…２０５…レジス
タ、２０７…定電流回路（ＣＣ）、２０８…ＡＮＤゲー
ト、２０６、２１１…ＮＡＮＤゲート、２１５…Ｉ／Ｏ
レジスタ、Ｃ１，Ｃ２，Ｃ３…メモリカードコネクタ、
ＢＴ−Ｌ、ＢＴ−Ｒ…メインバッテリ、Ｃ１０…ＣＲＴ
ディスプレイ（フラットパネルディスプレイ）接続コネ
クタ、ＩＲＥＦ…リファレンス電流、ＤＤＡＣ…リファ
レンス電流カットオフイネーブル信号、ＤＣＬＫ…表示
クロック。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 3/00 Ｊ 8621−5Ｇ 5/00 Ｚ 8121−5Ｇ 5/06 9175−5Ｇ
Claims (3)
- 【請求項１】 フラットパネル表示装置を実装し、ＣＲ
Ｔディスプレイ装置がオプションで接続され、前記フラ
ットパネル表示装置とＣＲＴディスプレイ装置に同時に
データの表示が行なわれるポータブルコンピュータにお
いて、前記ＣＲＴディスプレイ装置の表示を制御する表
示制御回路と、前記表示制御回路に電力を供給する電源
回路と、前記ＣＲＴディスプレイ装置が接続されている
か否かを検出し検出信号を出力する手段と；前記ＣＲＴ
ディスプレイ装置が接続されていないことを示す検出信
号に応答して、前記電源回路から前記表示制御回路への
電力供給を遮断する手段とを備えたことを特徴とする表
示制御方式。 - 【請求項２】 前記表示制御回路は、ＣＲＴパレットと
Ｄ／Ａコンバータから成るＲＡＭＤＡＣであることを特
徴とする請求項１に記載の表示制御方式。 - 【請求項３】 前記遮断手段は、ＣＲＴパレットへの表
示クロックの供給を禁止するとともに、Ｄ／Ａコンバー
タのリファレンス電流をカットすることを特徴とする請
求項１に記載の表示制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3255580A JPH0594163A (ja) | 1991-10-02 | 1991-10-02 | 表示制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3255580A JPH0594163A (ja) | 1991-10-02 | 1991-10-02 | 表示制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0594163A true JPH0594163A (ja) | 1993-04-16 |
Family
ID=17280696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3255580A Pending JPH0594163A (ja) | 1991-10-02 | 1991-10-02 | 表示制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0594163A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5648799A (en) * | 1992-12-02 | 1997-07-15 | Elonex I.P. Holdings, Ltd. | Low-power-consumption monitor standby system |
| US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
-
1991
- 1991-10-02 JP JP3255580A patent/JPH0594163A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
| US5648799A (en) * | 1992-12-02 | 1997-07-15 | Elonex I.P. Holdings, Ltd. | Low-power-consumption monitor standby system |
| US5880719A (en) * | 1992-12-02 | 1999-03-09 | Eloney I.P. Holdings L.T.D. | Low-power-consumption monitor standby system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5629715A (en) | Display control system | |
| US5493685A (en) | Display control apparatus capable of changing luminance depending on conditions of power supply circuit | |
| KR930008258B1 (ko) | 기억장치의 전원 공급을 제어하는 제어장치를 구비한 컴퓨터 시스템 | |
| US5475402A (en) | Display control apparatus and method | |
| KR100818474B1 (ko) | 중앙처리장치의 발열 제어 장치 및 방법 | |
| US7239310B2 (en) | Display apparatus including screen saver function | |
| JPH0573016A (ja) | 表示制御装置 | |
| EP0520454B1 (en) | Display control system for determining connection of optional display unit by using palette | |
| US5138700A (en) | Method and apparatus for magnifying display data generated in a computer system using an overhead projector | |
| JPH0594163A (ja) | 表示制御方式 | |
| JPH06186942A (ja) | 表示装置 | |
| US6337687B1 (en) | Apparatus for controlling video mode of computer having LCD and method therefor | |
| JP2001134348A (ja) | 電力制御装置 | |
| JP2859321B2 (ja) | パーソナルコンピュータ | |
| JP2896172B2 (ja) | 表示制御方式 | |
| JP2829055B2 (ja) | 表示制御方式 | |
| JPH0683297A (ja) | 表示制御装置およびその表示制御方法 | |
| JP2821417B2 (ja) | 省電力表示装置およびこれを用いたパーソナルコンピュータ | |
| WO1991000523A1 (en) | Portable low power computer | |
| EP0340664A2 (en) | Method and system for setting palette data by a display mode | |
| JPH05188891A (ja) | 表示制御システム及び方法 | |
| KR0172007B1 (ko) | 액정 표시 장치의 종류 검출장치 및 그 제어방법 | |
| JPH07110663A (ja) | 表示状態設定装置 | |
| JPH05333976A (ja) | 情報処理装置 | |
| JPH02277123A (ja) | コンピュータ |