KR970003948A - 반도체메모리장치의 리던던시장치 - Google Patents
반도체메모리장치의 리던던시장치 Download PDFInfo
- Publication number
- KR970003948A KR970003948A KR1019950016950A KR19950016950A KR970003948A KR 970003948 A KR970003948 A KR 970003948A KR 1019950016950 A KR1019950016950 A KR 1019950016950A KR 19950016950 A KR19950016950 A KR 19950016950A KR 970003948 A KR970003948 A KR 970003948A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- normal
- word line
- generating
- redundancy
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/143—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using laser-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 노멀워드라인들을 가지는 노멀메모리쎌어레이와 스페어워드라인들을 가지는 스페어메모리쎌어레이로 구성된 다수개의 메모리블록을 가지는 반도체메모리소자의 리던던시장치에 있어서, 웨이퍼단계의 리던던시에서 레이져휴즈활성화신호를 발생하는 회로와, 상기 레이져휴즈활성화신호에 의해 제어되며 상기 노멀메모리쎌어레이내에 포함된 결함비트에 해당하는 어드레스신호에 따르는 프리디코딩신호에 응답하는 레이져휴즈신호를 발생하는 회로와, 패키지단계의 리던던시에서 블록선택신호에 응답하여 전기휴즈활성화신호를 발생하는 회로와, 상기 블록선택신호와 상기 전기휴즈활성화신호에 의해 제어되며 상기 노멀메모리쎌어레이내에 포함된 결함비트에 해당하는 어드레스신호에 따르는 프리디코딩신호에 응답하는 전기휴즈신호를 발생하는 회로와, 상기 레이져휴즈신호와 상기 전기휴즈신호를 입력하여 상기 노멀워드라인들의 구동을 위한 노멀워드라인드라이버와 상기 스페어워드라인들의 구동을 위한 스페어워드라인드라이버를 제어하는 신호를 발생하는 회로를 구비함을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래에 사용된 리던던시방식을 보여주는 도면, 제2도는 본 발명이 일실시예에 따른 리던던시방식을 보여주는 도면, 제3도는 제2도의 리던던시방식을 실현하기 위한 제어신호들을 발생하는 구성회로들의 연결관계를 보여주는 블럭도, 제4도는 제3도의 레이져휴즈회로의 상세한 구성을 보여주는 회로도, 제5도는 제3도의 전기휴즈회로의 상세한 구성을 보여주는 회로도, 제6도는 제3도의 레이져휴즈활성화회로의 상세한 구성을 보여주는 회로도, 제7도는 제3도의 전기휴즈활성화회로의 상세한 구성을 보여주는 회로도, 제8도는 제3도의 전기휴즈프리디코더의 상세한 구성을 보여주는 회로도, 제9도는 제3도의 전기휴즈블럭선택회로의 상세한 구성을 보여주는 회로도, 제10도는 제3도의 블럭선택회로의 상세한 구성을 보여주는 회로도, 제11도는 제3도의 스페어워드라인제어회로의 상세한 구성을 보여주는 회로도, 제12도는 제2도 또한 제3도의 스페어워드라인드라이버의 상세한 구성을 보여주는 회로도, 제13도는 본 발명의 다른 실시예에 따른 리던던시방식을 보여주는 도면, 제14도는 제13도의 리던던시방식을 실현하기 위한 제어신호들을 발생하는 구성회로들의 연결관계를 보여주는 블럭도, 제15도는 제14도의 레이져휴즈회로의 상세한 구성을 보여주는 회로도, 제16도는 제14도의 전기휴즈회로의 상세한 구성을 보여주는 회로도, 제17도는 제14도의 블럭선택회로의 상세한 구성을 보여주는 회로도, 제18도는 제14도의 입출력 블럭선택회로의 상세한 구성을 보여주는 회로도.
Claims (6)
- 노멀워드라인들을 가지는 노멀메모리쎌어레이와 스페어워드라인들을 가지는 스페어메모리쎌어레이로 구성된 다수개의 메모리블록을 가지는 반도체메모리소자의 리던던시장치에 있어서, 웨이퍼단계의 리던던시에서 레이져휴즈활성화신호를 발생하는 회로와, 상기 레이져휴즈활성화신호에 의해 제어되며 상기 노멀메모리쎌어레이내에 포함된 결함비트에 해당하는 어드레스신호에 따르는 프리디코딩신호에 응답하는 레이져휴즈신호를 발생하는 회로와, 패키지단계의 리던던시에서 블록선택신호에 응답하여 전기휴즈활성화신호를 발생하는 회로와, 상기 블록선택신호와 상기 전기휴즈활성화신호에 의해 제어되며 상기 노멀메모리쎌어레이내에 포함된 결함비트에 해당하는 어드레스신호에 따르는 프리디코딩신호에 응답하는 전기휴즈신호를 발생하는 회로와, 상기 레이져휴즈신호와 상기 전기휴즈신호를 입력하여 상기 노멀워드라인들의구동을 위한 노멀워드라인드라이버와 상기 스페어워드라인들의 구동을 위한 스페어워드라인드라이버를 제어하는 신호를발생하는 회로를 구비함을 특징으로 하는 리던던시장치.
- 제1항에 있어서, 상기 어드레스신호가 로우어드레스신호임을 특징으로 하는 리던던시장치.
- 노멀워드라인들을 가지는 노멀메모리쎌어레이와 스페어워드라인들을 가지는 스페어메모리쎌어레이로 구성된 다수개의 메모리블럭을 가지는 반도체메모리소자의 리던던시장치에 있어서, 웨이퍼단계의 리던던시에서 레이져휴즈활성화신호를 발생하는 회로와, 상기 레이져휴즈활성화신호에 의해 제어되며 상기 노멀메모리쎌어레이내에 포함된 결함비트에 해당하는 어드레스신호에 따르는 프리디코딩신호에 응답하는 레이져휴즈신호를 발생하는 회로와, 패키지단계의 리던던시에서 블록선택신호와 입출력블럭선택에 관련된 신호에 응답하여 전기휴즈활성화신호를 발생하는 회로와, 상기 블록선택신호와 상기 전기휴즈활성화신호에 의해 제어되며 상기 노멀메모리쎌어레이내에 포함된 결함비트에 해당하는 어드레스신호에 따르는 프리디코딩신호에 응답하는 전기휴즈신호를 발생하는 회로와, 상기 레이져휴즈신호와 상기 전기휴즈신호를입력하여 상기 노멀워드라인들의 구동을 위한 노멀워드라인드라이버와 상기 스페어워드라인들의 구동을 위한 스페어워드라인드라이버를 제어하는 신호를 발생하는 회로를 구비함을 특징으로 하는 리던던시장치.
- 제3항에 있어서, 상기 어드레스신호가 로우어드레스신호이고 상기 입출력블럭선택에 관련된 신호가 데이터입출력디코딩신호임을 특징으로 하는 리던던시장치.
- 노멀워드라인드라이버 및 노멀메모리셀어레이와 스페어워드라인인드라이버 및 스페어메모리쎌어레이를 가지면 웨이퍼단계와 패키지단계에서의 리던던기능을 가지는 반도체메모리소자에 있어서, 상기 웨이퍼단계에서 결함비트에해당하는 어드레스신호에 응답하는 레이져휴즈신호를 발생하는 수단과, 상기 패키지단계에서 결함비트에 해당하는 어드레스신호에 응답하여 전기휴즈신호를 발생하는 수단과, 상기 레이져휴즈신호와 상기 전기휴즈신호를 입력하여 상기 노멀워드라인드라이버와 상기 스페어워드라인드라이버를 제어하는 신호를 발생하는 수단을 구비하며, 상기 웨이퍼단계와 상기패키지단계에서 리던던시에 사용되는 스페어워드라인이 공유됨을 특징으로 하는 반도체메모리소자.
- 노멀워드라인드라이버 및 노멀메모리셀어레이와 스페어워드라인인드라이버 및 스페어메모리쎌어레이를 가지며 웨이퍼단계와 패키지단계에서의 리던던기능을 가지는 반도체메모리소자에 있어서, 상기 웨이퍼단계에서 결함비트에해당하는 어드레스신호에 응답하는 레이져휴즈신호를 발생하는 수단과, 상기 패키지단계에서 결함비트에 해당하는 로우어드레스신호와 입출력블럭선택에 관한 신호에 응답하여 전기휴즈신호를 발생하는 수단과, 상기 레이져휴즈신호와 상기 전기휴즈신호를 입력하여 상기 노멀워드라인드라이버와 상기 스페어워드라인드라이버를 제어하는 신호를 발생하는 수단을구비하며, 상기 웨이퍼단계와 상기 패키지에서 리던던시에 사용되는 스페어워드라인이 공유됨을 특징으로 하는 반도체메모리소자.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016950A KR0157341B1 (ko) | 1995-06-22 | 1995-06-22 | 반도체 메모리장치의 리던던시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016950A KR0157341B1 (ko) | 1995-06-22 | 1995-06-22 | 반도체 메모리장치의 리던던시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003948A true KR970003948A (ko) | 1997-01-29 |
| KR0157341B1 KR0157341B1 (ko) | 1998-12-01 |
Family
ID=19417930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950016950A KR0157341B1 (ko) | 1995-06-22 | 1995-06-22 | 반도체 메모리장치의 리던던시 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0157341B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940765B2 (en) | 2003-08-20 | 2005-09-06 | Samsung Electronics, Co., Ltd. | Repair apparatus and method for semiconductor memory device to be selectively programmed for wafer-level test or post package test |
| KR100728946B1 (ko) * | 2001-06-28 | 2007-06-15 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 리던던시 회로 |
-
1995
- 1995-06-22 KR KR1019950016950A patent/KR0157341B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100728946B1 (ko) * | 2001-06-28 | 2007-06-15 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 리던던시 회로 |
| US6940765B2 (en) | 2003-08-20 | 2005-09-06 | Samsung Electronics, Co., Ltd. | Repair apparatus and method for semiconductor memory device to be selectively programmed for wafer-level test or post package test |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0157341B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960042765A (ko) | 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법 | |
| KR940016279A (ko) | 리던던시 효율이 향상되는 반도체 메모리 장치 | |
| KR100238739B1 (ko) | 반도체 메모리 장치를 구동하는 방법 및 회로 | |
| KR940012406A (ko) | 고집적 및 신뢰성이 향상되는 로우리던던시 회로 및 이를 구비하는 반도체 메모리 장치 | |
| KR970029804A (ko) | 디램 | |
| KR940026948A (ko) | 결함구제회로 | |
| KR920013470A (ko) | 반도체 메모리 장치의 리던던트 장치 및 방법 | |
| KR100297193B1 (ko) | 리던던트 로우 대체 구조를 가지는 반도체 메모리 장치 및 그것의 로우 구동 방법 | |
| KR970024193A (ko) | 소형 칩 사이즈와 리던던시 액세스 타임을 갖는 반도체 메모리 디바이스(Semiconductor Memory Device Having Small Chip Size and Redundancy Access Time) | |
| US6094381A (en) | Semiconductor memory device with redundancy circuit | |
| US6094384A (en) | Column redundancy circuit | |
| KR970051456A (ko) | Dq 채널 수를 감소시킬 수 있는 반도체 메모리장치 | |
| KR970003948A (ko) | 반도체메모리장치의 리던던시장치 | |
| KR960012401A (ko) | 반도체 집적장치 | |
| KR930022384A (ko) | 반도체 기억 장치 | |
| KR960005625A (ko) | 테스트타임이 단축되는 반도체메모리장치 및 이를 위한 컬럼선택트랜지스터 제어방법 | |
| KR100253354B1 (ko) | 반도체 메모리의 동작 검사장치 | |
| KR100460073B1 (ko) | 반도체메모리의번-인모드제어회로 | |
| KR930003164A (ko) | 반도체메모리 리던던시 장치 | |
| KR100461333B1 (ko) | Eprom 수단을 이용하여 리페어 동작을 수행하는 메모리 장치 | |
| JP3645366B2 (ja) | 集積半導体メモリ | |
| KR100338812B1 (ko) | 반도체 메모리 장치 | |
| JPH1166881A (ja) | 半導体記憶装置 | |
| JP3447818B2 (ja) | 半導体記憶装置 | |
| KR100309802B1 (ko) | 리던던시동작을수행하는반도체메모리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100630 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |