KR0157341B1 - 반도체 메모리장치의 리던던시 장치 - Google Patents

Abstract

본 발명은 노멀워드라인들을 가지는 노멀메모리쎌어레이와 스페어워드라인들을 가지는 스페어메모리쎌어레이로 구성된 다수개의 메모리블록을 가지는 반도체메모리소자의 리던던시장치에 있어서, 웨이퍼단계의 리던던시에서 레이져휴즈활성화신호를 발생하는 회로와, 상기 레이져휴즈활성화신호에 의해 제어되며 상기 노멀메모리쎌어레이내에 포함된 결함비트에 해당하는 어드레스신호에 따르는 프리디코딩신호에 응답하는 레이져휴즈신호를 발생하는 회로와, 패키지단계의 리던던시에서 블록선택신호에 응답하여 전기휴즈활성화신호를 발생하는 회로와, 상기 블록선택신호와 상기 전기휴즈활성화신호에 의해 제어되며 상기 노멀메모리쎌어레이내에 포함된 결함비트에 해당하는 어드레스신호에 따르는 프리디코딩신호에 응답하는 전기휴즈신호를 발생하는 회로와, 상기 레이져휴즈신호와 상기 전기휴즈신호를 입력하여 상기 노멀워드라인들의 구동을 위한 노멀워드라인드라이버와 상기 스페어워드라인들의 구동을 위한 스페어워드라인드라이버를 제어하는 신호를 발생하는 회로를 구비함을 특징으로 한다.

Description

반도체 메모리장치의 리던던시장치

제1도는 종래에 사용된 리던던시방식을 보여주는 도면.

제2도는 본 발명의 실시예에 따른 리던던시방식을 보여주는 도면.

제3도는 제2도의 리던던시방식을 실현하기 위한 제어신호들을 발생하는 구성회로들의 연결관계를 보여주는 블록도.

제4도는 제3도의 레이져휴즈회로의 상세한 구성을 보여주는 회로도.

제5도는 제3도의 전기휴즈회로의 상세한 구성을 보여주는 회로도.

제6도는 제3도의 레이져휴즈활성화회로의 상세한 구성을 보여주는 회로도.

제7도는 제3도의 전기휴즈회로의 상세한 구성을 보여주는 회로도.

제8도는 제3도의 전기휴즈리디코더의 상세한 구성을 보여주는 회로도.

제9도는 제3도의 전기휴즈블럭선택회로의 상세한 구성을 보여주는 회로도.

제10도는 제3도의 블록선택회로의 상세한 구성을 보여주는 회로도.

제11도는 제3도의 스페어워드라인제어회로의 상세한 구성을 보여주는 회로도.

제12도는 제2도 또는 제3도의 스페어워드라인드라이버의 상세한 구성을 보여주는 회로도.

제13도는 본 발명의 다른 실시예에 따른 리던던시방식을 보여주는 도면.

제14도는 제13도의 리던던시방식을 실현하기 위한 제어신호들을 발생하는 구성회로들의 연결관계를 보여주는 블록도.

제15도는 제14도의 레이져휴즈회로의 상세한 구성을 보여주는 회로도.

제16도는 제14도의 전기휴즈회로의 상세한 구성을 보여주는 회로도.

제17도는 제14도의 블록선택회로의 상세한 구성을 보여주는 회로도.

제18도는 제14도의 입출력 블록선택회로의 상세한 구성을 보여주는 회로도.

* 도면의 주요부분에 대한 부호의 설명

7, 100 : 레이져휴즈회로군(laser fusing circuitry)

9, 200 : 전기휴즈회로군(electrical fusing circuitry)

10 : 스페어워드라인드라이버(spare word-line driver)

30 : 로우프리디코더(row pre-decoder)

50 : 로우어드레스버퍼(row address buffer)

70 : 제어신호발생회로(control signal generator)

90, 120 : 레이져휴즈회로(laser fusing circuit)

110 : 레이져휴즈활성화회로(laser fusing enable circuit)

130 : 전기휴즈활성화회로(electrical fusing enable circuit)

150, 160 : 전기휴즈회로(electrical fusing circuit)

170 : 전기휴즈프리디코더(electrical fuse pre-decoder)

190 : 스페어워드라인제어회로(spare word-line control circuit)

210 : 전기휴즈블럭선택회로(electrical fuse block selector)

230, 240 : 블럭선택회로(block selector)

250 : 노멀워드라인드라이버(normal word-line driver)

260 : 컬럼선택회로(column selector)

RASB : 로우어드레스스트로우브신호(row address strobe signal)

CASB : 컬럼어드레스스트로우브신호(column address strobe signal)

WEB : 쓰기활성화신호(write enable signal)

DRAijk : 로우프리디코딩신호(row pre-decoding signal)

øRP : 리던던시활성화신호(redundancy enable signal)

EDRAjik : 전기휴즈프리디코딩신호(electrical fuse pre-decording signal)

VCCH : 파워엎정보신호(power-up informing signal)

øLFD : 레이져휴즈활성화신호(laser fusing enable signal)

øEFD : 전기휴즈활성화신호(electrical fusing enable signal)

øLF : 레이져휴즈신호(laser fusing signal)

øEF : 전기휴즈신호(electrical fusing signal)

øSWE : 스페어워드라인제어신호(spare word-line control signal)

øEFBS : 전기휴즈블럭선택신호(electrical fuse block selecting signal)

øBLSi : 블럭선택회로(block selecting signal)

øDQij : 입출력 디코딩신호(decording signal)

본 발명은 노멀메모리쎌어레이와 스페어메모리쎌어레이를 가지는 반도체메모리소자에 관한 것으로서, 특히 반도체메모리소자에서 결함이 있는 노멀메로리쎌을 스페어메모리쎌로 대치시키기 위하여 레이져휴즈와 전기휴즈를 사용하는 리던던시장치에 관한 것이다.

최근, 반도체집적회로기술의 급속한 진보에 의해 반도체메모리소자의 집적밀도는 더욱 증가함에 따라, 제한된 칩면적에 실장되는 메모리쎌의 수는 더욱 증가하고 설계패턴은 더욱 미세화되어가고 있다. 그래서, 메모리쎌들의 결함발생률의 증가로 인한 수율(yield)의 저하가 초래되기 때문에, 결함이 있는 노멀메모리쎌을 구제하기 위한 리던던시(redundancy)기술에 대한 중요성이 더욱 커지고 있다. 일반적으로 결함이 있는 메모리쎌을 위한 리던던시는 집적회로제조공정이 완료된 직후의 웨이퍼단계에서 행해지거나 어셈블리공정을 거친 후의 패키지단계에서 행해진다. 다이나믹 램의 경우는, 지금까지 주로 웨이퍼단계에서 리던던시를 수행하여 왔다. 웨이퍼단계에서는 폴리실리콘으로 만들어진 휴즈(fuse)에 대응하는 어드레스정보를 부여하고 결함이 있는 어드레스정보에 응답하여 해당하는 휴즈를 레이져(laser)로 절단하는 방식을 사용하여 왔다. 그러나, 반도체메모리소자가 고밀도화되어 감에 따라, 웨이퍼단계에서 리던던시를 수행하였음에도 불구하고, 패키지화된 반도체메모리소자에서 결함이 발생되는 빈도가 높아짐에 따라 패키지단계에서도 리던던시기능을 수행할 수 있는 기술이 개발되었던 것이다. 패키지화된 반도체메모리소자에서 결함이 발생하는 양태들 중 주된 것은 번인(burn-in)테스트를 수행하는 과정에서 전기적스트레스에 의한 단일비트성 결함이다, 이미 잘 알려진 바와 같이, 패키지단계에서의 리던던시기술 중 대표적인 것으로는, 폴리실리콘으로 만들어진 휴즈를 전기적인 방법으로 해당하는 어드레스정보에 응답하여 절단하는 것이다. 이는 칩의 외부핀에 특정한 조건을 결정한 다음 매우 높은 전압을 해당하는 핀에 인가함으로써 이루어진다.

이러한 리던던시기술에 있어서는 보다 작은 면적에서도 효율적인 리던던시기능을 수행할 수 있도록 하는 것이 중요하다.

제1도는 종래에 사용된 리던던시방식을 보여준다. 제1도에 도시된 메모리쎌어레이는 임의의 로우어드레스 예컨대 로우어드레스 RA9에 의해 선택된 메모리쎌어레이에 해당하며, 4개로 분할된 메모리블럭(MCA1∼MCA4)는 로우어드레스 RA9와 RA8의 조합에 의해 선택된다. 또한, 제1도에 보인 종래기술은 전술한 레이져로서 휴즈를 절단하는 웨이퍼단계에서의 리던던시(이하 레이져에 의해 절단되는 휴즈를 레이져 휴즈라 함)와 전기적 작용에 의해 휴즈를 절단하는 패키지단계에서의 리던던시(이하 전기적 작용에 의해 절단되는 휴즈를 전기휴즈라 함)를 함께 사용하는 반도체메모리소자이다. 각 메모리블럭에는 레이져휴즈의 단속상태에 따라 구동되는 레이져휴즈용 스페어워드라인들 SWLL과 전기휴즈의 단속상태에 따라 구동되는 전기휴즈용 스페어워드라인들 SWLE가 배열되어 있고, 레이져휴즈용 스페어워드라인들 SWLL를 구동시키기 위한 SWLL워드라인드라이버(3)과 전기휴즈용 스페어워드라인들 SWLE를 구동시키기 위한 SWLE워드라인드라이버(5)가 각각 제공되어 있다. 또한, SWLL워드라인드라이버(3) 및 SWLE워드라인드라이버(5)를 각각 제어하는 레이져휴즈회로군(7) 및 전기휴즈회로군(9)가 각 메모리블럭마다 배치되어 있다.

제1도와 같은 종래의 리던던시방식에 있어서는, 제1도에 도시된 바와 같이 각 메모리블록마다 레이져휴즈에 의해 제어되는 스페어워드라인들(SWLL)과 전기휴즈에 의해 제어되는 스페어워드라인들(SWLE)이 별도로 배치되어야 한다. 레이져휴즈에 의해 제어되는 스페어워드라인들(SWLL)은 웨이퍼단계의 리던던시에서만 사용되므로 패키지단계의 리던던시에서는 쓸모없게 된다(패키지단계의 리던던시에서는 전기휴즈에 의해 제어된 스페어워드라인들(SWLE)만이 사용됨). 이는 메모리블럭내에서의 레이아웃(layout)면적을 불필요하게 증가시키는 요인이 된다. 또한, 각 스페어워드라인들(SWLL) 및 (SWLE)의 구동을 제어하기 위한 워드라인드라이버(3) 및 (5)가 각각 마련되어야 한다. 결과적으로, 이러한 것들은 칩 면적을 증가시켜 제조원가를 상승시키는 단점이 있다.

따라서 본 발명의 목적은 종래에 비해 보다 작은 면적에서 웨이퍼단계는 물론 패키지단계에서의 리던던시기능을 효율적으로 수행할 수 있는 리던던시장치를 제공함에 있다.

본 발명의 다른 목적은 종래에 비해 보다 작은 수의 스페어워드라인들만으로 효율적인 리던던시기능을 수행할 수 있는 반도체메모리소자를 제공함에 있다.

본 발명의 또 다른 목적은 종래에 비해 낮은 제조원가로써 리던던시기능을 실현할 수 있는 반도체메모리소자를 제공함에 있다.

이와같은 본 발명의 목적을 달성하기 위하여, 본 발명은, 노멀워드라인들을 가지는 노멀메모리쎌어레이와 스페어워드라인들을 가지는 스페어메모리쎌어레이로 구성된 다수개의 메모리블럭을 가지는 반도체메모리소자의 리던던시장치에 있어서, 웨이퍼단계의 리던던시에서 레이져휴즈활성화신호를 발생하는 회로와, 상기 레이져휴즈활성화신호에 의해 제어되며 상기 노멀메모리쎌어레이내에 포함된 결함비트에 해당하는 어드레스신호에 따르는 프리디코딩신호에 응답하는 레이져휴즈신호를 발생하는 회로와, 패키지단계의 리던던시에서 블록선택신호에 응답하여 전기휴즈활성화신호를 발생하는 회로와, 상기 블록선택신호와 상기 전기휴즈활성화신호에 의해 제어되며 상기 노멀메모리쎌어레이내에 포함된 결함비트에 해당하는 어드레스신호에 따르는 프리디코딩신호에 응답하는 전기휴즈신호를 발생하는 회로와, 상기 레이져휴즈신호와 상기 전기휴즈신호를 입력하여 상기 노멀워드라인들의 구동을 위한 노멀워드라인드라이버와 상기 스페어워드라인들의 구동을 위한 스페어워드라인드라이버를 제어하는 신호를 발생하는 회로를 구비함을 특징으로 한다.

또한, 본 발명은, 노멀워드라인들을 가지는 노멀메모리쎌어레이와 스페어워드라인들을 가지는 스페어메모리쎌어레이로 구성된 다수개의 메모리블록을 가지는 반도체메모리소자의 리던던시장치에 있어서, 웨이퍼단계의 리던던시에서 레이져휴즈활성화신호를 발생하는 회로와, 상기 레이져휴즈활성화신호에 의해 제어되며 상기 노멀메모리쎌어레이내에 포함된 결함비트에 해당하는 어드레스신호에 따르는 프리디코딩신호에 응답하는 레이져휴즈신호를 발생하는 회로와, 패키지단계의 리던던시에서 블록선택신호와 입출력 블록선택에 관련된 신호에 응답하여 전기휴즈활성화신호를 발생하는 회로와, 상기 블록선택신호와 상기 전기휴즈활성화신호에 의해 제어되며 상기 노멀메모리쎌어레이내에 포함된 결함비트에 해당하는 어드레스신호에 따르는 프리디코딩신호에 응답하는 전기휴즈신호를 발생하는 회로와, 상기 레이져휴즈신호와 상기 전기휴즈신호를 입력하여 상기 노멀워드라인들의 구동을 위한 노멀워드라인드라이버와 상기 스페어워드라인들의 구동을 위한 스페어워드라인드라이버를 제어하는 신호를 발생하는 회로를 구비함을 특징으로 한다.

본 발명에서는 웨이퍼단계의 리던던시에서나 패키지단계의 리던던시에서나 사용되는 스페어워드라인을 공유함으로써 메모리쎌어레이의 면적을 줄일 수 있다.

그러면, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 발명의 실시예에 참조되는 도면들에서 실질적으로 동일한 구성 및 기능을 가진 구성요소 또는 신호들에는 동일한 부호를 사용할 것이다. 또한, 소개되는 실시예들이외에도 본 발명의 범위내에서 가능한 구성요소의 단순한 변형 도는 대치 등은 본 발명의 기술분야에서 통상의 지식을 가진 자에게 용이하다는 것을 알아야 한다.

제2도는 본 발명에 따른 리던던시방식의 일실시예를 보여준다. 제2도에 도시된 메모리쎌어레이는, 제1도의 경우와 마찬가지로, 임의의 로우어드레스 예컨대 로우어드레스 RA9에 의해 선택된 메모리쎌어레이에 해당하며, 4개의 분할된 메모리블럭(MCA1∼MCA4)는 로우어드레스 RA9와 RA8의 조합에 의해 선택된다. 그러나, 각 메모리블럭에는, 제1도와는 달리, 레이져휴즈용과 전기휴즈용의 구별이 없이 일군(하나의 예로 4개에 해당함)의 스페어워드라인들(SWL)만이 배치됨에 주목하여야 한다. 하나의 드라이버에 의해 구동되는 스페어워드라인들의 개수는, 제2도에서는 4개로 되어 있으나, 이는 설명상의 편의를 위하여 임의로 설정한 것이며 그것에 한정되지 않는다. 이에 따라 4개의 스페어워드라인들(SWL)의 구동을 제어하기 위하여 로우어드레스신호 RA0 및 RA1을 입력하는 하나의 스페어워드라인드라이버(10)만이 필요하다. 스페어워드라인드라이버(10)에는 레이져휴즈회로군(100)과 전기휴즈회로군(200)이 제공된다. 제2도와 같은 리던던시방식에 의하면, 웨이퍼단계에서의 리던던시나 패키지단계에서의 리던던시이거나 간에 실질적으로 구동되는 스페어워드라인들이 공유된다는 것이다. 이로써, 제1도와 같은 종래의 반도체메모리소자에 비해 적어도 2배이상으로 메모리쎌어레이의 면적이 줄어든다는 사실을 이해할 수 있다.

본 발명의 실시예에 사용되는 스페어워드라인드라이버(10)와 레이져휴즈회로군(100) 및 저기휴즈회로군(200)에 관련된 회로들에 관한 설명은 제3도 내지 11도를 참조하여 설명될 것이다.

제3도는 제2도와 같은 리던던시방식을 실현하기 위하여 사용되는 구성회로들의 연결관계를 블록형태로 보여주며, 제2도의 메모리블럭(MCA1)에 해당하는 리던던시장치의 구성이다. 외부의 어드레스신호(Ai)를 입력하는 로우어드레스버퍼(50)로부터 발생되는 로우어드레스신호들은 로우프리디코더(30)와 레이져휴즈회로(90) 및 전기휴즈회로(150)로 공급된다. 로우프리디코더(30)로부터 발생된 복수개의 로우프리디코딩신호 DRAjik(ijk는 2B3B4B∼234 또는 5B6B7B∼567)는 레이져휴즈회로(90)와 전기휴즈회로(150) 및 전기휴즈프리디코더(170)에 공급된다. 레이져휴즈회로(90)와 전기휴즈회로(150)에는, 파워엎정보신호 VCCH를 공통으로 입력하는 레이져휴즈활성화회로(110) 및 전기휴즈활성화회로(130)로부터 각각 발생되는 레이져휴즈활성화신호 øLFD 및 전기휴즈활성화신호 øEFD가 동시에 인가된다. 레이져휴즈회로(90)와 전기휴즈회로(150)에는, 또한, 제어신호 øDRX가 인가된다. 레이져휴즈신호(90)는 레이져휴즈신호 øLF를 발생하며 전기휴즈회로(150)는 전기휴즈신호 øEF를 발생한다. 전기휴즈회로(150)에는, 또한, 로우어드레스스트로우브신호 RASB와 컬럼어드레스스트로우브신호 CASB 및 쓰기활성화신호 WEB를 입력하는 제어신호발생회로(70)로부터 발생된 리던던시활성화신호 øRP가 인가된다. 전기휴즈프리디코더(170)로부터 발생된 복수개의 전기휴즈프리디코딩신호 EDRAjik(ijk는 2B3B4B∼234 또는 5B6B7B∼567)가 공급된다.

한편, 로우어드레스신호 RA8 및 RA9를 입력하는 블록선택회로(230)으로부터 발생된 블록선택신호 øBLSi는 전기휴즈블럭선택회로(210)로 공급된다. 전기휴즈블럭선택회로(210)은 블록선택신호 øBLSi와 함께 리던던시활성화신호 øRP를 입력하여 전기휴즈활성화회로(130)와 전기휴즈회로(150)로 인가되는 전기휴즈블럭선택신호 øEFBS를 발생한다. 레이져휴즈회로(90)와 전기휴즈회로(150)로부터 각각 발생되는 레이져휴즈신호 øLF와 전기휴즈신호 øEF는 스페어워드라인제어회로(190)로 인가된다. 스페어워드라인제어회로(190)는 스페어워드라인드라이버(10)와 노멀워드라인드라이버(250) 및 워드라인디코더(270)에 공통으로 인가되는 스페어워드라인제어신호 øSWE를 발생한다. 노멀워드라인드라이버(250)는, 또한, 워드라인디코더(270)로부터 워드라인구동신호 øXi를 입력하여 노멀메모리쎌에 연결된 노멀워드라인의 구동을 제어한다. 워드라인디코더(270)에는 스페어워드라인드라이버(10)와 동일한 로우어드레스신호 RA0 및 RA1이 공급된다. 로우어드레스 신호 RA0 및 RA1은 제2도의 메모리블럭(MCA1)에 포함된 4개의 스페어워드라인들(SWL) 또는 이에 대응하는 4개의 노멀워드라인들(WL) 중 한 개를 선택하는데 사용되는 어드레스정보이다.

제4도는 레이져휴즈의 단속상태에 따라 결함이 있는 어드레스신호가 인가되었을 때 스페어워드라인을 활성화시키도록 하는 레이져휴즈회로(90)의 상세회로를 보여준다. 레이져휴즈활성화신호 øLFD를 입력하는 인버터(191)의 출력터미널이 되는 활성화입력노드(93)는 전원전압 Vcc와 노드(91)사이에 연결된 P-채널 모오스 절연게이트 전계효과트랜지스터(p-channel MOS IGFET; 이하 피모오스트랜지스터라 함)(P91)의 게이트에 접속된다. 노드(91)와 제1감지노드(92)사이에는 피모오스트랜지스터(P92) 및 (P93)이 병렬로 연결된다. 피모오스트랜지스터(P92)의 게이트는 제어신호 øDPX 접속되고 피모오스트랜지스터(P93)의 게이트는 제1감지노드(92)에 입력터미널이 연결된 인버터(192)의 출력터미널에 연결된다. 제1감지노드(92)와 접지전압 Vss사이에 연결된 N-채널 모오스 절연게이트 전계효과트랜지스터(n-channel MOS IGFET; 이하 엔모오스트랜지스터라 함)(N91)의 게이트는 활성화입력노드(93)에 접속된다. 또한 제1감지노드(92)와 접지전압 Vss사이에는, 레이져휴즈들(LF1∼LF8)과 엔모오스트랜지스터들(N92∼N99)이 서로 쌍을 이루어 직렬로 연결된다. 엔모오스트랜지스터들(N92∼N99)의 게이트에는 로우프리딩코딩신호들(DRA2B3B4B∼DRA234)이 인가된다, 제1감지노드(92)는 낸드게이트(ND91)의 하나의 입력터미널에 접속된다. 그리하여, 제1감지노드(92)는 웨이퍼단계의 리던던시에서 로우프리디코딩신호들(DRA2B3B4B∼DRA234) 중 결함이 있는 메모리쎌에 해당하는 로우프리디코딩신호에 응답하여 레이져휴즈들(LF1∼LF8)중에서 하나가 절단되는 것에 의해 하이레벨의 전위를 갖게 된다.

활성화입력노드(93)는, 또한, 전원전압 Vcc와 노드(94)사이에 연결된 피모오스트랜지스터(P94)의 게이트에 접속된다. 노드(94)와 제2감자노드(95)사이에는 피모오스트랜지스터(P95) 및 (P96)이 병렬로 연결된다. 피모오스트랜지스터(P95)의 게이트는 제어신호 øDPX에 접속되고 피모오스트랜지스터(P96)의 게이트는 제2감지노드(95)에 입력터미널이 연결된 인버터(193)의출력 터미널에 연결된다. 제2감지노드(95)와 접지전압 Vss사이에 연결된 엔모오스트랜지스터(N101)의 게이트는 활성화입력노드(93)에 접속된다. 또한, 제2감지노드(95)와 접지전압 Vss사이에는, 레이져휴즈들(LF9∼LF16)과 엔모오스트랜지스터들(N102∼N109)이 서로 쌍을 이루어 직렬로 연결된다. 엔모오스트랜지스터들(N102∼N109)의 게이트에는 로우프리딩코딩신호들(DRA5B6B7B∼DRA567)이 인가된다. 제2감지노드(95)는 낸드게이트(ND91)의 다른 하나의 입력터미널에 접속된다. 그리하여, 제2감지노드(95)는 웨이퍼단계의 리던던시에서 로우프리딩코딩신호들(DRA5B6B7B∼DRA567) 중 결함이 있는 메모리쎌에 해당하는 로우프리딩코딩신호에 응답하여 레이져휴즈들(LF9∼LF16) 중에서 하나가 절단되는 것에 의해 하이레벨의 전위를 갖게 된다.

활성화입력노드(93)는, 또한, 전원전압 Vcc와 노드(95)사이에 연결된 피모오스트랜지스터(P97)의 게이트에 접속된다. 노드(96)와 제3감지노드(97)사이에는 피모오스트랜지스터(P98) 및 (P99)이 병렬로 연결된다. 피모오스트랜지스터(P98)의 게이트는 제어신호 øDPX에 접속되고 피모오스트랜지스터(P99)의 게이트는 제3감지노드(97)에 입력터미널이 연결된 인버터(194)의 출력터미널에 연결된다. 제3감지노드(97)와 접지전압 Vss 사이에 연결된 엔모오스트랜지스터(N110)의 게이트는 활성화입력노드(93)에 접속된다. 또한 제3감지노드(97)와 접지전압 Vss사이에는, 로우어드레스신호 RA8B(로우어드레스 RA8의 상보신호)에 게이트가 접속된 엔모오스트랜지스터(N111)가 연결된다. 제3감지노드(97)는 낸드게이트(ND92)의 하나의 입력터미널에 접속된다. 그리하여, 제3감지노드(97)는 로우어드레스신호 RA8B가 로우레벨(RA8은 하이레벨)로 활성화 될 때 하이레벨의 전위를 갖게 된다.

활성화입력노드(93)는, 또한, 전원전압 Vcc와 노드(98)사이에 연결된 피모오스트랜지스터(P101)의 게이트에 접속된다. 노드(98)와 제4감지노드(99)사이에는 피모오스트랜지스터(P102) 및 (P103)이 병렬로 연결된다. 피모오스트랜지스터(P102)의 게이트는 제어신호 øDPX에 접속되고 피모오스트랜지스터(P103)의 게이트는 제4감지노드(99)에 입력터미널이 연결된 인버터(195)의 출력터미널에 연결된다. 제4감지노드(99)와 접지전압 Vss사이에 연결된 엔모오스트랜지스터(N112)의 게이트는 활성화 입력노드(93)에 접속된다. 또한 제4감지노드(99)와 접지전압 Vss사이에는, 로우어드레스신호 RA9B(로우어드레스 RA9의 상보신호)에 게이트가 접속된 엔모오스트랜지스터(N113)가 연결된다. 제4감지노드(99)는 낸드게이트(ND92)의 다른 하나의 입력터미널에 접속된다. 그리하여, 제4감지노드(99)는 로우어드레스신호 RA9B가 로우레벨(RA9은 하이레벨)로 활성화 될 때 하이레벨의 전위를 갖게 된다.

낸드게이트(ND91) 및 (ND92)의 출력터미널은 활성화입력노드(93)와 함께 노아게이트(NR91)의 입력터미널에 접속된다. 노아게이트(NR91)은, 또한, 전기휴즈활성화회로(130)으로부터 발생된 전기휴즈활성화신호 øEFD를 입력하여 레이져휴즈신호 øLF를 최종적으로 출력한다.

제5도는 전기휴즈의 단속상태에 따라 결함이 있는 어드레스신호가 인가되었을 때 스페어워드라인을 활성화시키도록 하는 전기휴즈회로(150)의 상세회로를 보여준다. 전기휴즈활성화신호 øEFD를 입력하는 인버터(1150)의 출력터미널이 되는 활성화입력노드(151)는 전원전압 Vcc와 노드(152)사이에 연결된 피모오스트랜지스터(P151)의 게이트에 접속된다. 노드(152)와 제1감지노드(153)사이에는 피모오스트랜지스터(P152) 및 (P153)이 병렬로 연결된다. 피모오스트랜지스터(152)의 게이트는 제어신호 øDPX에 접속되고 피모오스트랜지스터(153)의 게이트는 제1감지노드(153)에 입력터미널이 연결된 인버터(1511)의 출력 터미널에 연결된다. 제1감지노드(152)와 접지전압 Vss사이에 연결된 엔모오스트랜지스터(N151)의 게이트는 활성화입력노드(151)에 접속된다. 또한, 제1감지노드(153)와 접지전압 Vss사이에는, 전기휴즈들(EF1∼EF8)과 엔모오스트랜지스터들(N152∼N159)이 서로 쌍을 이루어 직렬로 연결된다. 엔모오스트랜지스터들(N152∼N159)의 게이트에는 전기휴즈프리딩코딩신호들(EDRA2B3B4B∼EDRA234)이 인가된다. 제1감지노드(153)는 전기휴즈블럭선택신호 øEFBS에 게이트가 연결된 엔모오스트랜지스터(N173)를 통하여 전원전압 Vcc에 연결되고 낸드게이트(ND151)의 하나의 입력터미널에 접속된다. 그리하여, 제1감지노드(153)는 패키지단계의 리던던시에서 전기휴즈프리딩코딩신호들(EDRA2B3B4B∼EDRA234) 중 결함이 있는 메모리쎌에 해당하는 전기로우프리딩코딩신호에 응답하여 전기휴즈들(EF1∼EF8) 중에서 하나가 절단되는 것에 의해 하이레벨의 전위를 갖게 된다.

활성화입력노드(151)는, 또한, 전원전압 Vcc와 노드(154)사이에 연결된 피모오스트랜지스터(P154)의 게이트에 접속된다. 노드(154)와 제2감지노드(155)사이에는 피모오스트랜지스터(P155) 및 (P156)이 병렬로 연결된다. 피모오스트랜지스터(P155)의 게이트는 제어신호 øDPX에 접속되고 피모오스트랜지스터(P156)의 게이트는 제2감지노드(155)에 입력터미널이 연결된 인버터(1152)의 출력터미널에 연결된다. 제2감지노드(155)와 접지전압 Vss사이에 연결된 엔모오스트랜지스터(N160)의 게이트는 활성화입력노드(151)에 접속된다. 또한, 제2감지노드(155)와 접지전압 Vss사이에는, 전기휴즈들(EF9∼EF16)과 엔모오스트랜지스터들(N161∼N168)이 서로 쌍을 이루어 직렬로 연결된다. 엔모오스트랜지스터들(N161∼N168)의 게이트에는 전기휴즈프리딩코딩신호들(EDRA5B6B7B∼EDRA567)이 인가된다. 제2감지노드(155)는, 전기휴즈블럭선택신호 øEFBS에 게이트가 접속된 피모오스트랜지스터(P150)를 통하여 전원전압 Vcc에 연결되고 낸드게이트(ND151)의 다른 하나의 입력터미널에 접속된다. 그리하여, 제2감지노드(155)는 패키지단계의 리던던시에서 전기휴즈프리딩코딩신호들(EDRA5B6B7B∼EDRA567) 중 결함이 있는 메모리쎌에 해당하는 전기휴즈프리딩코딩신호에 응답하여 전기휴즈들(EF9∼EF16) 중에서 하나가 절단되는 것에 의해 하이레벨의 전위를 갖게 된다.

활성화입력노드(151)는, 또한, 전원전압 Vcc와 노드(158)사이에 연결된 피모오스트랜지스터(P157)의 게이트에 접속된다. 노드(158)와 제3감지노드(159)사이에는 피모오스트랜지스터(P158) 및 (P159)이 병렬로 연결된다. 피모오스트랜지스터(P158)의 게이트는 제어신호 øDPX에 접속되고 피모오스트랜지스터(P159)의 게이트는 제3감지노드(159)에 입력터미널이 연결된 인버터(1153)의 출력터미널에 연결된다. 제3감지노드(159)와 접지전압 Vss사이에 연결된 엔모오스트랜지스터(N169)의 게이트는 활성화입력노드(151)에 접속된다. 또한, 제3감지노드(159)와 접지전압 Vss사이에는, 전기휴즈용의 로우어드레스신호 ERA8B(ERA8의 상보신호)에 게이트가 접속된 엔모오스트랜지스터(N170)가 연결된다. 제3감지노드(159)는 낸드게이트(ND152)의 하나의 입력터미널에 접속된다. 그리하여, 제3감지노드(159)는 ERA8B가 로우레벨(ERA8은 하이레벨)로 활성화 될 때 하이레벨의 전위를 갖게 된다.

활성화입력노드(151)는, 또한, 전원전압 Vcc와 노드(161)사이에 연결된 피모오스트랜지스터(P160)의 게이트에 접속된다. 노드(161)와 제4감지노드(162)사이에는 피모오스트랜지스터(P161) 및 (P162)가 병렬로 연결된다. 피모오스트랜지스터(P161)의 게이트는 제어신호 øDPX에 접속되고 피모오스트랜지스터(P162)의 게이트는 제4감지노드(162)에 입력터미널이 연결된 인버터(1154)의 출력터미널에 연결된다. 제4감지노드(162)와 접지전압 Vss사이에 연결된 엔모오스트랜지스터(N171)의 게이트는 활성화 입력소드(151)에 접속된다. 또한, 제4감지노드(162)와 접지전압 Vss사이에는, 전기휴즈용의 로우어드레스신호 ERA9B(ERA9의 상보신호)에 게이트가 접속된 엔모오스트랜지스터(N172)가 연결된다. 제4감지노드(162)는 낸드게이트(ND152)의 다른 하나의 입력터미널에 접속된다. 그리하여, 제4감지노드(162)는 ERA9B가 로우레벨(ERA9은 하이레벨)로 활성화 될 때 하이레벨의 전위를 갖게 된다.

낸드게이트(ND151) 및 (ND152)의 출력터미널은 활성화입력노드(151)와 함께 노아게이트(NR151)의 입력터미널에 접속된다. 노아게이트(NR151)은, 또한, 전기휴즈활성화회로(110)으로부터 발생된 전기휴즈활성화신호 øLFD를 입력하여 전기휴즈신호 øEF를 최종적으로 출력한다.

제6도는 웨이퍼단계의 리던던시에서 레이져휴즈회로(90)를 활성화시키기 위한 신호 øLFD를 발생하는 레이져휴즈활성화회로(110)의 구성을 보여준다. 파워엎정보신호 VCCH에 게이크가 연결된 피모오스트랜지스터(P111)의 소오스는 전원전압 Vcc에 연결되고 드레인은 마스터레이져휴즈(LF111)를 통하여 레이져휴즈감지노드(112)에 연결된다. 레이져휴즈감지노드(112)와 접지전압 Vss사이에는 파워엎정보신호 VCCH에 게이트가 접속된 엔모오스트랜지스터(N115)가 연결된다. 레이져휴즈감지노드(112)상의 전위는 래치(L111)에 저장되고 래치(L111)로부터 레이져휴즈활성화신호 øLFD가 발생된다. 파워엎정보신호 VCCH는 전원전압 Vcc가 소정의 레벨이상으로 상승하였을 때 하이레벨로 되는 신호이다.

제6도에서, VCCH가 로우레벨에 있는 동안에는 Vcc가 턴온된 피모오스트랜지스터(P111) 및 마스터레이져휴즈(LF111)를 통하여 레이져휴즈감지노드(112)에 충전되어 있다가, VCCH가 하이레벨로 변환되면 턴온된 엔모오스트랜지스터(N115)를 통하여 레이져휴즈감지노드(112)로부터 접지전압 Vss로 전류가 흐르게 된다. 이때, 마스터레이져휴즈(LF111)가 절단되므로, 레이져휴즈활성화신호 øLFD는 하이레벨로 발생되어 제4도의 레이져휴즈회로(90)를 활성화시킨다.

제7도는 패키지단계의 리던던시에서 전기휴즈회로(150)를 활성화시키기 위한 øEFD를 발생하는 전기휴즈활성화회로(130)의 구성을 보여준다. 전원전압 Vcc와 전기휴즈감지노드(13)사이에는 마스터전기휴즈(EF161)가 연결되고, 전기휴즈감지노드(131)와 접지전압 Vss사이에는 전기휴즈블럭선택신호 øEFBS에 게이트가 접속된 엔모오스트랜지스터(N141)가 연결된다. 전기감지노드(131)와 접지전압 Vss사이에 연결된 엔모오스트랜지스터(N142)의 게이트에는 파워엎정보신호 VCCH가 접속된다. 전기휴즈감지노드(131)상의 전위는 인버터(1161)를 통하여 전기휴즈활성화신호 øEFD로 발생된다. 전기휴즈감지노드(131)와 접지전압 Vss사이에 연결된 엔모오스트랜지스터(N143)의 게이트는 인버터(1161)의 출력터미널에 연결되어, 제6도의 래치(L111)의 역할과 마찬가지로, 전기휴즈감지노드(131)의 전위변화가 없는 동안에 전기휴즈활성화신호 øEFD의 현재의 레벨을 유지시켜준다.

제7도에서는, 초기에 펌핑전압 Vpp가 전기휴즈감지노드(131)에 충전되어 있다가, 전기휴즈블럭선택신호 øEFBS 또는 파워엎정보신호 VCCH가 하이레벨로 되는 것에 응답하여 하이레벨의 전기휴즈활성화신호 øEFD가 발생되어 제5도의 전기휴즈회로(150)를 활성화시킨다.

제8도는 전기휴즈회로(150)로 공급되는 전기휴즈프리디코딩신호들(EDRA2B3B4B∼EDRA234, EDRA5B6B7B∼EDRA567)을 발생하는 전기휴즈프리디코더(170)의 실시예를 보여준다. 제8도에서는 전기휴즈프리디코딩신호들(EDRA2B3B4B∼EDRA234, EDRA5B6B7B∼EDRA567) 중에서 임의의 하나의 전기휴즈프리코딩신호 EDRAijk를 발생하는 회로를 대표적으로 나타낸 것이며, 각 전기휴즈프리코딩신호는 제8도와 동일한 구성에 의하여 발생된다. 제3도의 제어신호발생회로(70)로부터 발생되는 리던던시활성화신호 øRP와 로우프리디코더(30)로부터 발생되는 로우프리코딩신호들(DRA2B3B4B∼DRA234, DRA5B6B7B∼DRA567) 중 하나의 로우프리코딩신호 DRAijk를 입력하는 낸드게이트(ND171)의 출력은 인버터(1171)를 통하여 전기휴즈프리코딩신호 EDRAijk로서 발생된다.

제9도는 전기휴즈활성화회로(130) 및 전기휴즈회로(150)으로 공통적으로 인가되는 전기휴즈블럭선택신호 øEFBS를 발생하는 전기휴즈블럭선택회로(210)의 실시예를 보여준다. 리던던시활성화신호 øRP와 블록선택회로(230)로부터 제공되는 블록선택신호 øBLSi를 입력하는 낸드게이트(ND211)의 출력신호는 인버터(1211)를 통하여 전기휴즈블럭선택회로 øERBS로서 발생된다.

제10도에 보인 블록선택회로(230)에서는, 로우어드레스신호 RA8 및 RA9를 입력하는 낸드게이트(ND231)의 출력신호가 인버터(1231)를 통하여 블록선택신호 øBLSi로서 발생된다.

제11도는 스페어워드라인제어회로(190)의 실시예를 보여준다. 레이져휴즈회로(90)와 전기휴즈회로(150)으로부터 각각 발생되는 레이져휴즈신호 øLF 및 øEF를 입력하는 노아게이트(NR191)의 출력신호가 인버터(1191)를 통하여 스페어라인제어신호 øSWE로서 발생된다.

제12도는 스페어워드라인제어신호 øSWE를 입력하여 스페어워드라인들의 선택적 구동을 행하는 스페어워드라인드라이버(10)의 실시예를 보여주는 회로도로서, 전술한 바와 같이 각 메모리블럭에 포함된 스페어워드라인들 예컨대 4개의 스페어워드라인들을 선택적으로 구동시키는 구성을 하나의 예로 보여준다. 제12도를 참조하면, 스페어워드라인제어신호 øSWE를 입력하는 인버터(111)의 출력터미널은 제어입력노드(11)가 된다. 전원전압 Vcc와 제1구동노드(14)사이에는 피모오스트랜지스터(P11) 및 (P12)가 병렬로 연결된다. 피모오스트랜지스터(P11)의 게이트는 제어신호 øDPX에 접속되고 피모오스트랜지스터(P12)의 게이트는 제1구동노드(14)에 입력터미널이 연결된 인버터(112)의 출력터미널에 접속된다. 제어입력노드(11)와 제1구동노드(14)사이에 연결된 엔모오스트랜지스터(N11)의 게이트는 로우프리디코딩신호 DRA0B1B에 접속된다. 제1구동노드(14)에 게이트가 연결된 엔모오스트랜지스터(N14)는 스페어워드라인(SWL0)과 접지전압 Vss사이에 연결된다. 워드라인구동신호 øXi와 스페어워드라인(SWL0)사이에 연결된 엔모오스트랜지스터(N13)의 게이트는, 펌핑전압 Vpp에 게이트가 연결된 엔모오스트랜지스터(N12)를 통하여 제1구동노드(14)에 연결된다.

나머지의 스페어워드라인들(SWL1, SWL2, SWL3)에 대한 회로구성도 전술한 양태와 동일하게 되어 있다. 즉; 스페어워드라인(SWL1)에 대하여는, 전원전압 Vcc와 제2구동노드(16)사이에는 피모오스트랜지스터(P13) 및 (P14)가 병렬로 연결된다. 피모오스트랜지스터(P13)의 게이트는 제어신호 øDPX에 접속되고 피모오스트랜지스터(P14)의 게이트는 제2구동노드(14)에 입력터미널이 연결된 인버터(113)의 출력터미널에 접속된다. 제어입력노드(11)와 제2구동노드(16)사이에 연결된 엔모오스트랜지스터(N24)의 게이트는 로우프리디코딩신호 DRA01B에 접속된다. 제2구동노드(14)에 게이트가 연결된 엔모오스트랜지스터(N17)는 스페어워드라인(SWL1)과 접지전압 Vss사이에 연결된다. 워드라인구동신호 øXi와 스페어워드라인(SWL1)사이에 연결된 엔모오스트랜지스터(N16)의 게이트는, 전원전압 Vcc에 게이트가 연결된 엔모오스트랜지스터(N15)를 통하여 제2구동노드(16)에 연결된다.

스페어워드라인(SWL2)에 대하여는, 전원전압 Vcc와 제3구동노드(18)사이에는 피모오스트랜지스터(P15) 및 (P16)가 병렬로 연결된다. 피모오스트랜지스터(P15)의 게이트는 제어신호 øDPX에 접속되고 피모오스트랜지스터(P16)의 게이트는 제3구동노드(18)에 입력터미널이 연결된 인버터(114)의 출력터미널에 접속된다. 제어입력노드(11)와 제3구동노드(18)사이에 연결된 엔모오스트랜지스터(N25)의 게이트는 로우프리디코딩신호 DRA0B1에 접속된다. 제3구동노드(18)에 게이트가 연결된 엔모오스트랜지스터(N20)는 스페어워드라인(SWL2)과 접지전압 Vss사이에 연결된다. 워드라인구동신호 øXi와 스페어워드라인(SWL2)사이에 연결된 엔모오스트랜지스터(N19)의 게이트는, 전원전압 Vcc에 게이트가 연결된 엔모오스트랜지스터(N18)를 통하여 제3구동노드(18)에 연결된다.

스페어워드라인(SWL3)에 대하여는, 전원전압 Vcc와 제4구동노드(20)사이에는 피모오스트랜지스터(P17) 및 (P18)이 병렬로 연결된다. 피모오스트랜지스터(P17)의 게이트는 제어신호 øDPX에 접속되고, 피모오스트랜지스터(P18)의 게이트는 제4구동노드(20)에 입력터미널이 연결된 인버터(115)의 출력터미널에 접속된다. 제어입력노드(11)와 제4구동노드(20)사이에 연결된 엔모오스트랜지스터(N26)의 게이트는 로우프리디코딩신호 DRA01에 접속된다. 제4구동노드(20)에 게이트가 연결된 엔모오스트랜지스터(N23)는 스페어워드라인(SWL3)과 접지전압 Vss사이에 연결된다. 워드라인구동신호 øXi와 스페어워드라인(SWL3)사이에 연결된 엔모오스트랜지스터(N22)의 게이트는, 전원전압 Vcc에 게이트가 연결된 엔모오스트랜지스터(N21)를 통하여 제4구동노드(20)에 연결된다.

먼저 웨이퍼단계에서의 리던던시에 있어서는, 제3도에 보인 전기휴즈활성화회로(130), 전기휴즈회로(150), 전기휴즈프리디코더(170) 및 전기휴즈블럭선택회로(210)은 비활성화상태에 있고, 레이져휴즈활성화회로(110) 및 레이져휴즈회로(90)가 활성화된다. 제6도의 레이져활성화회로(110)의 마스터레이져휴즈(LF111)가, 하이레벨의 VCCH에 의해 턴온된 엔모오스트랜지스터(N115)에 의해, 절단됨에 따라 레이져휴즈활성화신호 øLFD가 하이레벨로 발생된다.

이때 제4도의 레이져휴즈회로(90)를 참조하면, 하이레벨의 øLFD는 활성화입력노드(93)의 전위를 로우레벨로 만들기 때문에, 전원전압 Vcc에 연결된 피모오스트랜지스터들(P91, P94, P97, P101)은 턴온되고 접지전압에 연결된 엔모오스트랜지스터들(N91, N101, N110)은 턴오프된다. 또한, 제어신호 øDPX가 회로의 활성화를 위하여 로우레벨에 있으므로, 감지노드들(92, 95, 97, 99)에 연결된 피모오스트랜지스터들(P92, P95, P98, P102)은 턴온되고, 제4감지노드(99)와 접지전압사이에 연결된 엔모오스트랜지스터(N112)는 턴오프된다. 결함비트(또는 결함이 있는 메모리셀)에 해당하는 어드레스신호(DRA2B3B4B∼DRA234 중의 하나와 DRA5B6B7B∼DRA567 중의 하나)에 대응하는 레이져휴즈(LF1∼LF8 중의 하나와 LF9∼LF16중 의 하나)가 절단됨에 의해 제1감지노드(92) 및 제2감지노드(95)의 전위가 하이레벨로 된다. 또한, 현재 제2도의 메모리블럭(MCA1)이 선택된 경우라면, 로우어드레스 신호 RA8B 및 RA9B가 로우레벨로 엔모오스트랜지스터(N111) 및 (N113)이 턴온되므로, 제3감지노드(96) 및 제4감지노드(98)의 전위는 하이레벨로 된다. 따라서, 레이져후즈회로(90)의 낸드게이트(ND91) 및 (ND92)의 출력은 하이레벨로 된다. 전기휴즈활성화신호 øEFD가 로우레벨이고 활성화입력노드(93)의 전위가 로우레벨이므로, 레이져휴즈신호 øLF를 최종적으로 발생하는 노아게이트(ND91)의 출력은 낸드게이트(ND91)의 출력상태에 따라 결정된다. 노아게이트(N91)의 출력이 현재 로우레벨이므로 레이져휴즈신호 øLF는 하이레벨로 활성화된다.

스페어워드라인제어회로(190)을 보여주는 제11도를 참조하면, 제4도의 레이져휴즈회로(90)으로부터 발생된 하이레벨의 레이져휴즈신호 øLF는 노아게이트(NR191) 및 인버터(1191)을 통하여 하이레벨의 스페어라워드라인제어신호 øSWE로서 발생된다. 이 때 노아게이트(NR191)로 입력되는 전기휴즈신호 øEF는 로우레벨로서 비활성상태에 있다. 하이레벨의 스페어워드라인제어신호 øSWE는 제3도의 노멀워드라인드라이버(250)를 비활성시키고 스페어워드라인드라이버(10)을 활성화시킨다.

스페어워드라인제어신호 øSWE에 의해 활성화되는 스페어워드라인드라이버(10)를 보여주는 제12도를 참조하면, 하이레벨의 øSWE에 의해 제어입력노드의 전위는 로우레벨로 된다. 현재 4개의 스페어워드라인들(SWL0∼SWL3) 중에서 SWL0이 선택되는 경우라면, 4개의 로우어드레스프리디코딩신호들(DRA0B1B∼DRA01) 중에서 DRA0B1B만이 하이레벨로 인가될 것이다. 그러면, 풀엎용의 엔모오스트랜지스터(N13)이 턴온되어 워드라인구동에 필요한 승압레벨(boosted voltafe level)을 가지는 워드라인구동신호 øXi가 스페어워드라인 SWL0로 전송됨으로써, 스페어라워드라인(SWL0)이 구동된다. 따라서, 결함이 있는 노멀메모리쎌에 연결된 노멀워드라인(예컨대 WL0)대신에 스페어워드라인(SWL0)가 구동되도록 한다.

그 다음에는 패키지단계에서의 리던던시과정을 설명한다. 패키지공정이 완료된 후 칩이 테스트되는 과정에서 결함비트(또는 결함된 노멀메모리쎌) 발생되면 이것에 해당하는 어드레스정보가 테스터(tester)에 저장된 다음, 리던던시가 행해진다. 이 때에는 제3도의 로우어드레스버퍼(50)에 결함비트에 해당하는 로우어드레스가 입력되고 제어신호발생회로(70)로부터 리던던시활성화신호 øRP가 하이레벨로 발생된다. 그러면, 제8도에 보인 바와 같이, 전기휴즈프리디코더(170)은 입력되는 로우어드레스프리디코딩신호들 DRAijk에 따르는 전기휴즈프리디코딩신호들 EDRAijk를 발생한다. 한편, 제9도 및 제10도에 보인 바와 같이, 로우어드레스신호 예를 들어 RA8 및 RA9에 의해 하이레벨로 활성화된 블록선택신호 øBLSi와 하이레벨의 리던던시활성화 신호 øRP에 의해 전기휴즈블럭선택신호 øEFBS가 하이레벨로 활성화시킨다.

제7도를 참조하면, 하이레벨의 전기휴즈블럭선택신호 øEFBS가 엔모오스트랜지스터(N141)의 게이트에 인가되므로, 전기휴즈감지노드(131)의 전위는 로우레벨로 되고 전기휴즈활성화신호 øEFD는 하이레벨로 발생된다. 이 하이레벨의 øEFD는 제4도의 레이져휴즈회로(90)의 노아게이트(NR191)에 인가되므로 레이져휴즈신호 øLF를 비활성상태(로우레벨)로 만든다.

제5도를 참조하면, 하이레벨의 øEFD는 활성화입력노드(151)의 전위를 로우레벨로 만들기 때문에, 전원전압 Vcc에 연결된 피모오스트랜지스터들(P151, P154, P157, P160)은 턴온되고 접지전압에 연결된 엔모오스트랜지스터들(N151, N160, N169)은 턴오프된다. 제어신호 øDPX가 회로의 활성화를 위하여 로우레벨에 있으므로, 감지노드들(153, 155, 159, 162)에 연결된 피모오스트랜지스터들(P152, P155, P158, P161)은 턴온되고, 제4감지노드(162)와 접지전압사이에 연결된 엔모오스트랜지스터(N171)는 턴오프된다. 또한, 전기휴즈블럭선택신호 øEFBS가 하이레벨이므로, 전원전압과 제1감지노드(153)사이에 연결된 엔모오스트랜지스터(N173)와 전원전압과 제2감지노드(155)사이에 연결된 엔모오스트랜지스터(N174)가 턴온된다. 전기휴즈활성화신호 øEFD보다는 전기휴즈블럭선택신호 øEFBS가 먼저 하이레벨로 인가되므로, 제1감지노드(153) 및 제2감지노드(155)의 전위는 미리 전원전압 Vcc의 전위로 충전되어 있다가, øEFD의 활성화에 의해 펌핑전압 Vpp의 전위로 충전될 것이다. 전술한 제4도의 경우와 마찬가지로, 결함비트(또는 결함이 있는 메모리셀)에 해당하는 어드레스신호(EDRA2B3B4B∼DRA234 중의 하나와 EDRA5B6B7B∼DRA567 중의 하나)에 대응하는 전기휴즈(EF1∼EF8 중의 하나와 EF9∼EF16 중의 하나)가 절단됨에 의해 제1감지노드(153) 및 제2감지노드(155)의 전위가 하이레벨로 된다. 전기휴즈용의 로우어드레스 신호 ERA8B 및 ERA9B가 로우레벨로 엔모오스트랜지스터(N170) 및 (N172)이 턴온되므로, 제3감지노드(159) 및 제4감지노드(162)의 전위는 하이레벨로 된다. 따라서, 낸드게이트(ND151) 및 (ND152)의 출력은 하이레벨로 된다. 레이져휴즈활성화신호 øLFD가 로우레벨이고 활성화입력노드(93)의 전위가 로우레벨이므로, 전기휴즈신호 øEF를 최종적으로 발생하는 노아게이트(NR151)의 출력은 낸드게이트(ND1511)의 출력상태에 따라 결정된다. 낸드게이트(ND151)의 출력이 현재 로우레벨이므로 전기휴즈신호 øEF는 하이레벨로 활성화된다.

따라서, 제11도에서 하이레벨의 전기휴즈신호 øEF에 의해 스페어워드라인제어신호 øSWE는 하이레벨로 발생된다. 전술한 바와 같이, 스페어워드라인드라이버(10)는 웨이퍼단계의 리던던시에서나 패키지단계의 리던던시에서나 공유되므로, 그것의 동작과정은 전술한 바와 같다.

제13도는 각 메모리블럭으로부터 복수개 예컨대 2개씩의 데이터비트가 출력되는 입출력방식을 가지는 반도체메모리소자에 본 발명을 적용한 실시예를 보여준다. 각 메모리블럭마다 복수개의 데이터비트를 입출력하는 방식을 가진 반도체메모리소자에서는, 제13도에 보인 바와 같이, 로우어드레스신호 RA8B에 의해 2개의 메모리블럭(MCA1, MCA3)이 선택되므로, 전기휴즈에 의한 리던던시에서 로우어드레스만을 사용한다면 2개의 메모리블럭에서의 각 스페어메모리쎌(6,12)에 해당하는 2개의 스페어워드라인들(SWL)이 대응하는 노멀메모리쎌(4,8)에 해당하는 2개의 스페어워드라인들(WL)에 대하여 동시에 대체될 것이다. 이러한 연유로, 본 발명의 다른 실시예에서는, 제13도에 보인 바와 같이, 데이터이출력라인의 선택에 관련된 신호로부터 해당하는 컬럼선택신호 CSL을 스페어워드라인과 함께 활성화시킴으로서, 결함비트가 실질적으로 존재하는 메모리블록(제13도의 MCA1)에 배치된 스페어워드라인만을 구동시키도록 한다. 그러므로, 메모리블록(MCA3)에서 사용되지 않은 스페어워드라인은 다른 결함비트를 대체하는데 사용될 수 있으므로, 리던던시효율을 향상시키게 된다.

이를 위하여, 제14도를 참조하면, 전기휴즈블럭선택회로(240)는, 제3도의 전기휴즈블럭선택회로(210)가 로우어드레스신호 RA8 및 RA9로부터 만들어지는 블록선택회로 øBLSi만을 입력하는 것과는 달리, 로우어드레스신호 RA8를 직접 입력하고 데이터입출력선택신호 DQi 및 DQj의 조합에 의해 만들어지는 데이터입출력디코딩신호 øDQij를 컬럼선택회로(260)로부터 입력한다. 그리고 레이져휴즈회로(120) 및 전기휴즈회로(160)에는 로우어드레스신호 RA8B만이 입력된다. 그외의 구성은 제3도의 경우와 동일하다.

제14도에서 사용되는 레이져휴즈회로(120)의 구성을 보여주는 제15도를 참조하면, 레이져휴즈활성화신호 øLFD를 입력하는 인버터(1120)의 출력터미널이 되는 활성화입력노드(121)는 전원전압 Vcc와 노드(122)사이에 연결된 피모오스트랜지스터(P121)의 게이트에 접속된다. 노드(122)와 제1감지노드(123)사이에는 피모오스트랜지스터(P122) 및 (P123)이 병렬로 연결된다. 피모오스트랜지스터(P122)의 게이트는 제어신호 øDPX 접속되고 피모오스트랜지스터(P123)의 게이트는 제1감지노드(123)에 입력터미널이 연결된 인버터(1121)의 출력터미널에 연결된다. 제1감지노드(123)와 접지전압 Vss사이에 연결된 엔모오스트랜지스터(N121)의 게이트는 활성화입력노드(121)에 접속된다. 또한 제1감지노드(123)와 접지전압 Vss사이에는, 레이져휴즈들(LF121∼LF128)과 엔모오스트랜지스터들(N122∼N129)이 서로 쌍을 이루어 직렬로 연결된다. 엔모오스트랜지스터들(N122∼N129)의 게이트에는 로우프리딩코딩신호들(DRA2B3B4B∼DRA234)이 인가된다, 제1감지노드(123)는 낸드게이트(ND121)의 하나의 입력터미널에 접속된다. 그리하여, 제1감지노드(123)는 웨이퍼단계의 리던던시에서 로우프리디코딩신호들(DRA2B3B4B∼DRA234) 중 결함이 있는 메모리쎌에 해당하는 로우프리디코딩신호에 응답하여 레이져휴즈들(LF121∼LF128)중에서 하나가 절단되는 것에 의해 하이레벨의 전위를 갖게 된다.

활성화입력노드(121)는, 또한, 전원전압 Vcc와 노드(125)사이에 연결된 피모오스트랜지스터(P124)의 게이트에 접속된다. 노드(125)와 제2감자노드(126)사이에는 피모오스트랜지스터(P125) 및 (P126)이 병렬로 연결된다. 피모오스트랜지스터(P125)의 게이트는 제어신호 øDPX에 접속되고 피모오스트랜지스터(P126)의 게이트는 제2감지노드(126)에 입력터미널이 연결된 인버터(1122)의 출력터미널에 연결된다. 제2감지노드(126)와 접지전압 Vss사이에 연결된 엔모오스트랜지스터(N130)의 게이트는 활성화입력노드(121)에 접속된다. 또한, 제2감지노드(126)와 접지전압 Vss사이에는, 레이져휴즈들(LF129∼LF135)과 엔모오스트랜지스터들(N131∼N138)이 서로 쌍을 이루어 직렬로 연결된다. 엔모오스트랜지스터들(N131∼N138)의 게이트에는 로우프리딩코딩신호들(DRA5B6B7B∼DRA567)이 인가된다. 제2감지노드(126)는 낸드게이트(ND121)의 다른 하나의 입력터미널에 접속된다. 그리하여, 제2감지노드(126)는 웨이퍼단계의 리던던시에서 로우프리딩코딩신호들(DRA5B6B7B∼DRA567) 중 결함이 있는 메모리쎌에 해당하는 로우프리딩코딩신호에 응답하여 레이져휴즈들(LF129∼LF135) 중에서 하나가 절단되는 것에 의해 하이레벨의 전위를 갖게 된다.

활성화입력노드(121)는, 또한, 전원전압 Vcc와 노드(127)사이에 연결된 피모오스트랜지스터(P127)의 게이트에 접속된다. 노드(127)와 제3감자노드(128)사이에는 피모오스트랜지스터(P128) 및 (P129)이 병렬로 연결된다. 피모오스트랜지스터(P128)의 게이트는 제어신호 øDPX에 접속되고 피모오스트랜지스터(P129)의 게이트는 제3감지노드(128)에 입력터미널이 연결된 인버터(1123)의 출력터미널에 연결된다. 제3감지노드(128)와 접지전압 Vss사이에 연결된 엔모오스트랜지스터(N139)의 게이트는 활성화입력노드(121)에 접속된다. 또한, 제3감지노드(128)와 접지전압 Vss사이에는, 로우어드레스신호 RA8B(로우어드레스 RA8의 상보신호)에 게이트가 접속된 엔모오스트랜지스터(N140)가 연결된다. 제3감지노드(97)는, 로우어드레스신호 RA8B가 로우레벨(RA8은 하이레벨)로 활성화 될 때 하이레벨의 전위를 갖게 되며, 인버터(1124)를 통하여 낸드게이트(ND121)의 출력과 함께 노아게이트(NR121)의 입력터미널에 접속된다. 노아게이트(NR121)에는, 또한, 전기휴즈활성화회로(160)으로부터 발생된 전기휴즈활성화신호 øEFD를 입력되며, 노아게이트(ND121)로부터 레이져휴즈신호 øLF가 발생된다.

제16도는 전기휴즈의 단속상태에 따라 결함이 있는 어드레스신호가 인가되었을 때 스페어워드라인을 활성화시키도록 하는 전기휴즈회로(160)의 상세회로를 보여준다. 전기휴즈활성화신호 øEFD를 입력하는 인버터(1161)의 출력터미널이 되는 활성화입력노드(161)는 전원전압 Vcc와 노드(163)사이에 연결된 피모오스트랜지스터(P161)의 게이트에 접속된다. 노드(163)와 제1감지노드(164)사이에는 피모오스트랜지스터(P162) 및 (P163)이 병렬로 연결된다. 피모오스트랜지스터(P162)의 게이트는 제어신호 øDPX 접속되고 피모오스트랜지스터(P163)의 게이트는 제1감지노드(164)에 입력터미널이 연결된 인버터(1161)의 출력터미널에 연결된다. 제1감지노드(164)와 접지전압 Vss사이에 연결된 엔모오스트랜지스터(N163)의 게이트는 활성화입력노드(161)에 접속된다. 또한 제1감지노드(164)와 접지전압 Vss사이에는, 전기휴즈들(EF161∼EF168)과 엔모오스트랜지스터들(N164∼N171)이 서로 쌍을 이루어 직렬로 연결된다. 엔모오스트랜지스터들(N164∼N171)의 게이트에는 전기휴즈프리딩코딩신호들(EDRA2B3B4B∼EDRA234)이 인가된다, 제1감지노드(164)는, 전기휴즈블럭선택신호 øERBS에 게이트가 연결된 엔모오스트랜지스터(N183)를 통하여 전원전압 Vcc에 연결되고 낸드게이트(ND161)의 하나의 입력터미널에 접속된다. 그리하여, 제1감지노드(164)는 패키지단계의 리던던시에서 전기휴즈프리디코딩신호들(EDRA2B3B4B∼EDRA234) 중 결함이 있는 메모리쎌에 해당하는 전기로우프리디코딩신호에 응답하여 전기휴즈들(EF161∼EF168)중에서 하나가 절단되는 것에 의해 하이레벨의 전위를 갖게 된다.

활성화입력노드(161)는, 또한, 전원전압 Vcc와 노드(165)사이에 연결된 피모오스트랜지스터(P164)의 게이트에 접속된다. 노드(165)와 제2감지노드(166)사이에는 피모오스트랜지스터(P165) 및 (P166)이 병렬로 연결된다. 피모오스트랜지스터(P165)의 게이트는 제어신호 øDPX에 접속되고 피모오스트랜지스터(P166)의 게이트는 제2감지노드(166)에 입력터미널이 연결된 인버터(1163)의 출력터미널에 연결된다. 제2감지노드(166)와 접지전압 Vss사이에 연결된 엔모오스트랜지스터(N172)의 게이트는 활성화입력노드(161)에 접속된다. 또한, 제2감지노드(166)와 접지전압 Vss사이에는, 전기휴즈들(EF169∼EF174)과 엔모오스트랜지스터들(N173∼N180)이 서로 쌍을 이루어 직렬로 연결된다. 엔모오스트랜지스터들(N173∼N180)의 게이트에는 전기휴즈프리딩코딩신호들(EDRA5B6B7B∼EDRA567)이 인가된다, 제2감지노드(166)는, 전기휴즈블럭선택신호 øEFBS에 게이트가 연결된 엔모오스트랜지스터(N184)를 통하여 전원전압 Vcc에 연결되고 낸드게이트(ND161)의 다른 하나의 입력터미널에 접속된다. 그리하여, 제2감지노드(166)는 패키지단계의 리던던시에서 전기휴즈프리디코딩신호들(EDRA5B6B7B∼EDRA567) 중 결함이 있는 메모리쎌에 해당하는 전기휴즈프리디코딩신호에 응답하여 전기휴즈들(EF169∼EF174)중에서 하나가 절단되는 것에 의해 하이레벨의 전위를 갖게 된다.

활성화입력노드(161)는, 또한, 전원전압 Vcc와 노드(167)사이에 연결된 피모오스트랜지스터(P167)의 게이트에 접속된다. 노드(167)와 제3감지노드(168)사이에는 피모오스트랜지스터(P168) 및 (P169)이 병렬로 연결된다. 피모오스트랜지스터(P168)의 게이트는 제어신호 øDPX에 접속되고 피모오스트랜지스터(P169)의 게이트는 제3감지노드(168)에 입력터미널이 연결된 인버터(1164)의 출력터미널에 연결된다. 제3감지노드(168)와 접지전압 Vss사이에 연결된 엔모오스트랜지스터(N181)의 게이트는 활성화입력노드(161)에 접속된다. 또한, 제3감지노드(168)와 접지전압 Vss사이에는, 전기휴즈용의 로우어드레스신호 ERA8B(ERA8의 상보신호)에 게이트가 접속된 엔모오스트랜지스터(N182)가 연결된다. 제3감지노드(159)는, ERA8B가 로우레벨(ERA8은 하이레벨)로 활성화 될 때 하이fp벨의 전위를 갖게 되며, 인버터(1165)를 통하여 낸드게이트(ND161)의 출력과 함께 노아게이트(NR161)의 입력터미널에 접속된다. 노아게이트(ND161)에는, 또한, 레이져휴즈활성화회로(110)으로부터의 발생된 레이져휴즈활성화신호 øLFD가 입력되며, 노아게이트(NR161)로부터 전기휴즈신호 øEF가 발생된다.

제17도는 제14도에서 사용된 전기휴즈블럭선택회로(240)의 실시예로서, 리던던시활성화신호 øRP와 로우어드레스신호 RA8 및 데이터입출력디코딩신호 øDQij가 낸드게이트로 이력되며, 낸드게이트(ND241)의 출력이 인버터(1241)을 통하여 전기휴즈블럭선택신호 øEFBS로 발생된다. 제18도의 입출력블럭선택회로(250)에서는, 데이터입출력선택신호 DQi 및 DQi와 리던던시활성화신호 øRP를 입력하는 낸드게이트(ND251)의 출력이 인버터(1251)을 통하여 전기휴즈블럭선택신호 øDQij로 발생된다. 이 데이터입출력디코딩신호 øDQij는 컬럼선택에 관한 정보를 갖고 있다.

따라서, 전기휴즈블럭선택신호 øEFBS는, 리던던시활성화신호 øRP와 로우어드레스신호 RA8이 하이레벨이더라도 데이터입출력디코딩신호 øDQij가 로우레벨인 동안(해당하는 컬럼이 아닌 경우)에는 하이레벨로 활성화되지 않는다. 결국, 전기휴즈블럭선택신호 øEFBS는 øRP 및 RA8와 결함비트에 해당하는 øDQij가 모두 하이레벨로 되어야만 하이레벨로 발생된다. 전기휴즈블럭선택신호 øEFBS를 입력하는 전기휴즈활성화회로(130)와 전기휴즈회로(160)로부터 스페어워드라인제어회로(190) 및 스페어워드라인드라이버(10)에 이르는 동작은 전술한 바와 같다. 이와같이, 제13도 내지 제18도에 관련된 본 발명의 다른 실시예에서는 전기휴즈블럭선택신호 øEFBS가 결함비트에 해당하는 스페어워드라인과 입출력 블록선택에 관한 정보를 갖고 있으므로, 실제적으로 결함비트가 발생한 메모리블럭에서만 패키지단계에서의 리던던시가 행하여 짐을 알 수 있다.

전술한 바와 같이, 본 발명은 웨이퍼단계의 리던던시에서나 패키지단계의 리던던시에서나 사용되는 스페어워드라인을 공유할 수 있도록 함으로써, 리던던시를 위한 회로면적을 줄이는 효과가 있다. 또한, 본 발명은 복수개의 데이터비트를 입출력하는 반도체메모리소자에서도 패키지단계에서의 리던던시효율을 증대시키는 이점이 있다.

전술한 본 발명의 실시예들에 사용되는 구성회로들은 단지 하나의 구성이며, 본 발명이 제시하는 것 즉 레이져휴즈를 사용하든 전기휴즈를 사용하든 간에 스페어워드라인을 공유하여 사용하는 방식을 실현하기 위하여 사용되는 다양한 구성회로들의 단순한 변형이나 대체 및 가감은 본 발명의 기술분야에서 통상의 지식을 가진 자에게 용이할 것이다.

Claims (6)

1. 노멀워드라인들을 가지는 노멀메모리쎌어레이와 스페어워드라인들을 가지는 스페어메모리쎌어레이로 구성된 다수개의 메모리블록을 가지는 반도체메모리소자의 리던던시장치에 있어서, 웨이퍼단계의 리던던시에서 레이져휴즈활성화신호를 발생하는 회로와, 상기 레이져휴즈활성화신호에 의해 제어되며 상기 노멀메모리쎌어레이내에 포함된 결함비트에 해당하는 어드레스신호에 따르는 프리디코딩신호에 응답하는 레이져휴즈신호를 발생하는 회로와, 패키지단계의 리던던시에서 블록선택신호에 응답하여 전기휴즈활성화신호를 발생하는 회로와, 상기 블록선택신호와 상기 전기휴즈활성화신호에 의해 제어되며 상기 노멀메모리쎌어레이내에 포함된 결함비트에 해당하는 어드레스신호에 따르는 프리디코딩신호에 응답하는 전기휴즈신호를 발생하는 회로와, 상기 레이져휴즈신호와 상기 전기휴즈신호를 입력하여 상기 노멀워드라인들의 구동을 위한 노멀워드라인드라이버와 상기 스페어워드라인들의 구동을 위한 스페어워드라인드라이버를 제어하는 신호를 발생하는 회로를 구비함을 특징으로 하는 리던던시장치.
2. 제1항에 있어서, 상기 어드레스신호가 로우어드레스신호임을 특징으로 하는 리던던시장치.
3. 노멀워드라인들을 가지는 노멀메모리쎌어레이와 스페어워드라인들을 가지는 스페어메모리쎌어레이로 구성된 다수개의 메모리블럭을 가지는 반도체메모리소자의 리던던시장치에 있어서, 웨이퍼단계의 리던던시에서 레이져휴즈활성화신호를 발생하는 회로와, 상기 레이져휴즈활성화신호에 의해 제어되며 상기 노멀메모리쎌어레이내에 포함된 결함비트에 해당하는 어드레스신호에 따르는 프리디코딩신호에 응답하는 레이져휴즈신호를 발생하는 회로와, 패키지단계의 리던던시에서 블록선택신호와 입출력블럭선택에 관련된 신호에 응답하여 전기휴즈활성화신호를 발생하는 회로와, 상기 블록선택신호와 상기 전기휴즈활성화신호에 의해 제어되며 상기 노멀메모리쎌어레이내에 포함된 결함비트에 해당하는 어드레스신호에 따르는 프리디코딩신호에 응답하는 전기휴즈신호를 발생하는 회로와, 상기 레이져휴즈신호와 상기 전기휴즈신호를 입력하여 상기 노멀워드라인들의 구동을 위한 노멀워드라인드라이버와 상기 스페어워드라인들의 구동을 위한 스페어워드라인드라이버를 제어하는 신호를 발생하는 회로를 구비함을 특징으로 하는 리던던시장치.
4. 제3항에 있어서, 상기 어드레스신호가 로우어드레스신호이고 상기 입출력블럭선택에 관련된 신호가 데이터입출력디코딩신호임을 특징으로 하는 리던던시장치.
5. 노멀워드라인드라이버 및 노멀메모리셀어레이와 스페어워드라인인드라이버 및 스페어메모리쎌어레이를 가지면 웨이퍼단계와 패키지단계에서의 리던던기능을 가지는 반도체메모리소자에 있어서, 상기 웨이퍼단계에서 결함비트에 해당하는 어드레스신호에 응답하는 레이져휴즈신호를 발생하는 수단과, 상기 패키지단계에서 결함비트에 해당하는 어드레스신호에 응답하여 전기휴즈신호를 발생하는 수단과, 상기 레이져휴즈신호와 상기 전기휴즈신호를 입력하여 상기 노멀워드라인드라이버와 상기 스페어워드라인드라이버를 제어하는 신호를 발생하는 수단을 구비하며, 상기 웨이퍼단계와 상기 패키지단계에서 리던던시에 사용되는 스페어워드라인이 공유됨을 특징으로 하는 반도체메모리소자.
6. 노멀워드라인드라이버 및 노멀메모리셀어레이와 스페어워드라인인드라이버 및 스페어메모리쎌어레이를 가지며 웨이퍼단계와 패키지단계에서의 리던던기능을 가지는 반도체메모리소자에 있어서, 상기 웨이퍼단계에서 결함비트에 해당하는 어드레스신호에 응답하는 레이져휴즈신호를 발생하는 수단과, 상기 패키지단계에서 결함비트에 해당하는 로우어드레스신호와 입출력블럭선택에 관한 신호에 응답하여 전기휴즈신호를 발생하는 수단과, 상기 레이져휴즈신호와 상기 전기휴즈신호를 입력하여 상기 노멀워드라인드라이버와 상기 스페어워드라인드라이버를 제어하는 신호를 발생하는 수단을 구비하며, 상기 웨이퍼단계와 상기 패키지에서 리던던시에 사용되는 스페어워드라인이 공유됨을 특징으로 하는 반도체메모리소자.