KR970003910A - 노이즈 감소회로 - Google Patents
노이즈 감소회로 Download PDFInfo
- Publication number
- KR970003910A KR970003910A KR1019950014519A KR19950014519A KR970003910A KR 970003910 A KR970003910 A KR 970003910A KR 1019950014519 A KR1019950014519 A KR 1019950014519A KR 19950014519 A KR19950014519 A KR 19950014519A KR 970003910 A KR970003910 A KR 970003910A
- Authority
- KR
- South Korea
- Prior art keywords
- metal wire
- noise reduction
- reduction circuit
- power supply
- circuit
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 노이즈 감소회로에 관한 것으로, 제1금속선(1)과 제2금속선(2) 사이에 폴리(5)를 깔고 커패시터(6)를 다수개 형성하여 큰 전류에 의한 그라운드 바운스를 커패시터의 특성을 이용하여 그라운드 바운스 노이즈를 감소시켜 회로의 오동작을 방지하고, 칩의 면적을 늘리지 않으면서, 동시에 많은 전류가 흐르는 회로에 적당하도록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (a)는 본 발명의 VDD 전원과 VSS 전원간의 레이아웃도, (b)는 출력버퍼(Output Buffer) 동작시 발생하는 그라운드(Ground) 및 VDD 바운스(Bounce).
Claims (1)
- VDD 전원공급 도선으로 사용되는 제1금속선(1)과, VSS 전원공급 도선으로 사용되는 제2금속선(2)을 구비하고 있는 반도체 집적회로에 있어서, 상기 제1금속선 (1)과 제2금속선(2) 사이를 폴리(5)로 덮고, VDD 전원공급 도선 또는 VSS 전원공급 도선 하나만을 콘택하여 적은 면적의 커패시터를 다수개 형성하는 것을 특징으로 하는 노이즈 감소회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950014519A KR970003910A (ko) | 1995-06-01 | 1995-06-01 | 노이즈 감소회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950014519A KR970003910A (ko) | 1995-06-01 | 1995-06-01 | 노이즈 감소회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970003910A true KR970003910A (ko) | 1997-01-29 |
Family
ID=66525369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950014519A KR970003910A (ko) | 1995-06-01 | 1995-06-01 | 노이즈 감소회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970003910A (ko) |
-
1995
- 1995-06-01 KR KR1019950014519A patent/KR970003910A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006786B1 (ko) | 스위칭 잡음을 감소시킨 lsi 게이트 어레이 | |
| KR950030487A (ko) | 래치-업을 방지한 씨모스형 데이타 출력버퍼 | |
| KR930007096A (ko) | 인체 효과를 감소시키기 위한 엔-채널 풀업 트랜지스터 | |
| KR970053924A (ko) | 정전기보호소자 | |
| KR920015365A (ko) | 입출력 버퍼회로 | |
| KR950012707A (ko) | 반도체 장치 | |
| KR920017126A (ko) | 복수의 인터페이스 레벨을 출력 가능한 반도체 집적 회로장치 | |
| KR930003381A (ko) | 전압 리미터 회로를 갖는 반도체 집적 회로 | |
| KR970072681A (ko) | 기판 바이어스가 분리된 회로에서의 정전기 보호회로 | |
| KR970024162A (ko) | 풀업 또는 풀다운 저항을 갖는 반도체 장치(a semiconductor device having pull-up or pull-down resistance) | |
| JPS6161437A (ja) | 半導体集積回路装置 | |
| KR970003910A (ko) | 노이즈 감소회로 | |
| JPH0212027B2 (ko) | ||
| KR100207502B1 (ko) | 낮은 스위칭 노이즈 출력 버퍼 | |
| JPH11243639A (ja) | 半導体回路 | |
| JPH07235608A (ja) | 半導体集積回路装置 | |
| KR930009104A (ko) | 집적회로 보호용 회로구성 | |
| KR100235626B1 (ko) | 반도체 메모리소자의 버퍼회로 | |
| JPH08203279A (ja) | 半導体集積回路装置 | |
| KR940004964A (ko) | 최소치회로 | |
| KR19980082531A (ko) | 반도체소자의 파워라인 장치 | |
| KR970051234A (ko) | Rc 딜레이를 이용한 반도체장치의 por 회로 | |
| KR930020657A (ko) | 고레벨의 정전기 스트레스전압에 적응가능한 반도체장치 | |
| KR910019207A (ko) | 반도체 기억장치 | |
| JPH05152530A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |