KR970003859A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR970003859A
KR970003859A KR1019950019129A KR19950019129A KR970003859A KR 970003859 A KR970003859 A KR 970003859A KR 1019950019129 A KR1019950019129 A KR 1019950019129A KR 19950019129 A KR19950019129 A KR 19950019129A KR 970003859 A KR970003859 A KR 970003859A
Authority
KR
South Korea
Prior art keywords
film
etching
titanium nitride
photoresist pattern
titanium
Prior art date
Application number
KR1019950019129A
Other languages
English (en)
Other versions
KR100340853B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950019129A priority Critical patent/KR100340853B1/ko
Publication of KR970003859A publication Critical patent/KR970003859A/ko
Application granted granted Critical
Publication of KR100340853B1 publication Critical patent/KR100340853B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
고집적 반도체 소자 제조 방법.
2. 발명이 해결하려고 하는 기술적 과제
종래의 금속배선 제조 방법에 있어서, 동일한 식각 장치 내에서 TiN막, 알루미늄 합금막, 텅스텐막 및 Ti+TiN 복합막을 식각할 경우 장시간이 소요되어 식각 장치에 무리가 가해지게 되고 C1계 가스와 F계 가스의 혼합으로 식각장치내에 불순물 입자의 발생이 증가할 가능성이 커져서 제조 수율이 저하하게 되며 식각 종료 후에는 감광막 패턴의 경화로 인해 제거하기 어렵다는 문제점을 해결하고자 함.
3. 발명의 해결방법의 요지
티타늄 나이트라이드막과 알루미늄 합금막을 식각한 다음에 감광막 패턴을 제거하고, 노출된 티타늄 나이트라이드막을 식각 마스크로 하여 텅스텐막을 식각한 다음에 노출된 티타늄 나이트라이드막과 티타늄-티타늄나이트라이드 복합막을 동시에 식각함으로써, 파티클에 의한 오염을 방지하고 감광막의 경화를 방지할 수 있는 금속 배선 형성 방법을 제공하고자 함.
4. 발명의 중요한 용도
초미세 콘택홀을 갖는 고집적 반도체 소자 제조에 이용됨.

Description

반도체 소자의 금속 배선 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2C도는 본 발명의 금속 배선 형성 방법에 따른 제조 공정도.

Claims (8)

  1. 반도체 소자의 금속 배선을 형성하는 방법에 있어서, 모스 트랜지스터가 형성되고 상기 트랜지스터의 접합 영역에 콘택홀이 형성되어 있는 전체 구조 상부에, 소정 두께의 티타늄-티타늄 나이트라이드 복합막, 텅스텐막, 알루미늄 합금막 및 반사 방지막을 각각 적층하는 단계와, 금속 배선을 정의하기 위한 소정의 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 식각 마스크로하여, 비등방성 식각법으로 상기 반사 방지막 및 상기 알루미늄 합금막을 식각하는 단계와, 상기 감광막 패턴을 제거하는 단계와, 상기 노출된 반사 방지막을 식각 마스크로 하여 상기 턴스텐막을 식각하는 단계 및, 상기 노출된 반사 방지막과 티타늄-티타늄 나이트라이드 복합막을 식각하는 단계를 포함해서 이루어진 금속 배선 형성 방법.
  2. 제1항에 있어서, 상기 반사 방지막은 티타늄 나이트라이드막인 것을 특징으로 하는 금속 배선 형성 방법.
  3. 제1항 또는 제2항에 있어서, 상기 반사 방지막 및 상기 일루미늄 합금막을 식각하는 단계와 상기 턴스텐막을 식각하는 단계는 서로 다른 식각 장치를 이용하여 수행되는 것을 특징으로 하는 금속 배선 형성 방법.
  4. 제3항에 있어서, 상기 텅스텐막을 식각하는 단계는 텅스텐과 티타늄 나이트라이드의 식각비가 약 30:1되는 공정 조건하에서 수행되는 것을 특징으로 하는 금속 배선 형성 방법.
  5. 제3항에 있어서, 상기 노출된 반사 방지막과 티타늄-티타늄 나이트라이드 복합막은 C12가스와 Ar 가스를 사용하여 동시에 식각되는 것을 특징으로 하는 금속 배선 형성 방법.
  6. 제1항에 있어서, 상기 감광막 패턴을 제거하는 단계 이후에, 초순수를 이용하여 세척하는 단계를 더 포함하는 것을 특징으로 하는 금속 배선 형성 방법.
  7. 제1항 또는 제6항에 있어서, 상기 감광막 패턴을 제거하는 단계는 적정 비율로 혼합된 O2, CF4, CH3OH 및 H2O 가스를 이용하여 수행되는 것을 특징으로 하는 금속 배선 형성 방법.
  8. 제6항에 있어서, 상기 초순수를 이용한 세척하는 단계는 약 10%이하의 감광막 현상액을 포함하는 용액을 이용하여 수행되는 것을 특징으로 하는 금속 배선 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950019129A 1995-06-30 1995-06-30 반도체소자의금속배선형성방법 KR100340853B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950019129A KR100340853B1 (ko) 1995-06-30 1995-06-30 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950019129A KR100340853B1 (ko) 1995-06-30 1995-06-30 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR970003859A true KR970003859A (ko) 1997-01-29
KR100340853B1 KR100340853B1 (ko) 2002-10-25

Family

ID=37488170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019129A KR100340853B1 (ko) 1995-06-30 1995-06-30 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100340853B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420179B1 (ko) * 2002-05-07 2004-03-02 주식회사 하이닉스반도체 패드 필링이 방지된 반도체 장치의 제조 방법
KR20230107732A (ko) 2022-01-09 2023-07-18 주식회사 솔팩 액상물받이를 구비한 로터리형 식품 자동포장 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420179B1 (ko) * 2002-05-07 2004-03-02 주식회사 하이닉스반도체 패드 필링이 방지된 반도체 장치의 제조 방법
KR20230107732A (ko) 2022-01-09 2023-07-18 주식회사 솔팩 액상물받이를 구비한 로터리형 식품 자동포장 장치

Also Published As

Publication number Publication date
KR100340853B1 (ko) 2002-10-25

Similar Documents

Publication Publication Date Title
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
JPH10189554A (ja) 脱弗素処理
JPH09251988A (ja) 中間層の一部を除去する中間層リソグラフィ法
JPH09237777A (ja) 上部層の一部を除去する中間層リソグラフィ法
JPH04251925A (ja) 半導体装置の製造方法
US7015136B2 (en) Method for preventing formation of photoresist scum
KR970003859A (ko) 반도체 소자의 금속 배선 형성 방법
KR100320898B1 (ko) 포토레지스트 패턴 형성 방법
JPH11162829A (ja) 半導体装置の製造方法
CN111834201A (zh) 半导体工艺方法
JPS59167021A (ja) 半導体装置の製造方法
KR940027060A (ko) 폴리 사이드 구조를 갖는 게이트 전극 형성 방법
KR100309133B1 (ko) 반도체 소자의 금속배선 형성방법
JP2873759B2 (ja) 半導体装置のウエットエッチング前処理方法
KR100186508B1 (ko) 폴리머 제거 방법
KR100320445B1 (ko) 반도체장치의트렌치형성방법
KR940001279A (ko) 반도체의 금속배선 형성방법
KR960026400A (ko) 반도체소자의 다결정실리콘 배선 제조방법
JPH09232233A (ja) 上部層を縮小する中間層リソグラフィ法
KR100205096B1 (ko) 반도체 소자의 감광막 제거방법
KR970053521A (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR0140482B1 (ko) 실리레이션 공정을 이용한 감광막 형성방법
KR950004498A (ko) 금속배선층 패턴 형성방법
KR960002575A (ko) 반도체소자의 금속배선 형성방법
KR960043119A (ko) 반도체 소자의 비아홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee