KR970003463A - 반도체 장치의 콘택홀 형성방법 - Google Patents
반도체 장치의 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR970003463A KR970003463A KR1019950015916A KR19950015916A KR970003463A KR 970003463 A KR970003463 A KR 970003463A KR 1019950015916 A KR1019950015916 A KR 1019950015916A KR 19950015916 A KR19950015916 A KR 19950015916A KR 970003463 A KR970003463 A KR 970003463A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- substrate
- forming
- insulating film
- photoresist pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 title abstract description 4
- 230000015572 biosynthetic process Effects 0.000 title abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 11
- 238000005468 ion implantation Methods 0.000 claims abstract 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims abstract 3
- 238000001312 dry etching Methods 0.000 claims abstract 2
- 150000002500 ions Chemical class 0.000 claims abstract 2
- 238000001039 wet etching Methods 0.000 claims abstract 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229920000642 polymer Polymers 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
이온 주입을 이용하여 반도체 기판에 손상을 주지 않고 콘택홀을 형성하는 방법에 관하여 개시한다. 본 발명은 기판 상에 절연막을 형성하는 단계화, 상기 절연막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각마스크로 상기 절연막을 건식 식각하여 상기 기판으로부터 소정의 높이를 갖는 제1 콘택홀을 형성하는 단계와, 상기 제1콘택홀이 형서된 기판의 전면에 이온 주입을 실시하는 단계와, 상기 식각된 절연막을 습식 식각하여 기판이 노출되는 제2콘택홀을 형서하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법을 제공한다. 본 발명에 의하면, 콘택홀 형성시에 과도 식각으로 한한 콘택 저항 증가 및 누설 전류의 증가를 억제하며 실리콘 기판의 노출에 의한 폴리머를 줄일 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
2도(a) 내지 제2도(d)는 본 발면에 의한 반도체 장치의 콘택홀 형성 방법을 설명하기 위하여 나타낸 단면도이다.
Claims (5)
- 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각 마스크로 상기 절연막을 건식 식각하여 상기 기판으로부터 소정의 높이를 갖는 제1 콘택홀을 형성하는단계; 상기 제1 콘택홀이 형성된 기판의 전면에 이온 주입을 실시하는 단계; 및 상기 식각된 절연막을 습식 식각하여 기판이 노출되는 제2 콘택홀을 형성하는 단계를 포함하는 것을 특징으로하는 반도체 장치의 콘택홀 형성 방법.
- 제1항에 있어서, 상기 제1 콘택홀을 형성하는 단계 전에 상기 절연막을 등방성 식각하는 단계를 더 포한하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
- 제1항에 있어서, 상기 제1 콘택홀의 형성시 기판으로부터 소정 높이는 200~1000Å인 것을 특징으로 하는반도체 장치의 콘택홀 형성 방법.
- 제1항에 있어서, 상기 이온 주입은 비소 또는 붕소를 이용하여 실시하는 것을 특징으로하는 방도체 장치의콘택홀 형성 방법.
- 제4항에 있어서, 상기 이온 주입은 1.0E15~5.0E15 ions/㎠ 범위의 도우즈와 20KeV~50KeV 범위의 에너지로실시하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950015916A KR0155828B1 (ko) | 1995-06-15 | 1995-06-15 | 반도체 장치의 콘택홀 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950015916A KR0155828B1 (ko) | 1995-06-15 | 1995-06-15 | 반도체 장치의 콘택홀 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970003463A true KR970003463A (ko) | 1997-01-28 |
KR0155828B1 KR0155828B1 (ko) | 1998-12-01 |
Family
ID=19417237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950015916A KR0155828B1 (ko) | 1995-06-15 | 1995-06-15 | 반도체 장치의 콘택홀 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0155828B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100526573B1 (ko) * | 1998-06-30 | 2006-01-12 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
KR102207373B1 (ko) | 2020-07-13 | 2021-01-26 | 주식회사 파세코 | 창문형 에어컨의 창문틀 설치 프레임 조립체 |
-
1995
- 1995-06-15 KR KR1019950015916A patent/KR0155828B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100526573B1 (ko) * | 1998-06-30 | 2006-01-12 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
KR102207373B1 (ko) | 2020-07-13 | 2021-01-26 | 주식회사 파세코 | 창문형 에어컨의 창문틀 설치 프레임 조립체 |
Also Published As
Publication number | Publication date |
---|---|
KR0155828B1 (ko) | 1998-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100372103B1 (ko) | 반도체소자의소자분리방법 | |
KR100662945B1 (ko) | 반도체 처리를 위한 상부층 이미징 리소그래피 | |
KR970003463A (ko) | 반도체 장치의 콘택홀 형성방법 | |
KR970067640A (ko) | 반도체 소자의 금속층 형성 방법 | |
KR960005943A (ko) | 반도체 소자의 격리방법 | |
KR980006032A (ko) | 반도체 소자의 격리영역 형성방법 | |
KR100764390B1 (ko) | 반도체 소자의 제조 방법 | |
KR960043027A (ko) | 반도체 소자의 평탄화방법 | |
KR960015848A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR100226724B1 (ko) | 격리막 형성 방법 | |
KR970052946A (ko) | 반도체 소자의 금속 배선 방법 | |
KR970053493A (ko) | 반도체 소자 분리방법 | |
KR970053418A (ko) | 반도체 소자 분리 방법 | |
KR960002691A (ko) | 반도체소자 및 그 제조방법 | |
KR20030002702A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR970003453A (ko) | 이온주입 마스크 형성 방법 | |
KR960026753A (ko) | 트윈(twin) 웰 제조방법 | |
KR960026148A (ko) | 반도체소자 제조방법 | |
KR960026546A (ko) | 반도체 소자분리막 형성 방법 | |
KR970053482A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR950021063A (ko) | 반도체 소자의 스텝 커버리지(Step coverage) 향상방법 | |
KR960002471A (ko) | 실리콘-온-인슐레이터(soi) 소자의 제조방법 및 그 구조 | |
KR970003634A (ko) | 반도체소자의 평탄화 방법 | |
KR970052271A (ko) | 반도체장치의 콘택 형성방법 | |
KR960043101A (ko) | 반도체소자의 소자분리절연막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090714 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |