KR970002644A - 메인 메모리와 디피램의 공유장치 - Google Patents

메인 메모리와 디피램의 공유장치 Download PDF

Info

Publication number
KR970002644A
KR970002644A KR1019950017959A KR19950017959A KR970002644A KR 970002644 A KR970002644 A KR 970002644A KR 1019950017959 A KR1019950017959 A KR 1019950017959A KR 19950017959 A KR19950017959 A KR 19950017959A KR 970002644 A KR970002644 A KR 970002644A
Authority
KR
South Korea
Prior art keywords
memory
programmable device
program data
data
address
Prior art date
Application number
KR1019950017959A
Other languages
English (en)
Other versions
KR0146304B1 (ko
Inventor
손명옥
임성환
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950017959A priority Critical patent/KR0146304B1/ko
Publication of KR970002644A publication Critical patent/KR970002644A/ko
Application granted granted Critical
Publication of KR0146304B1 publication Critical patent/KR0146304B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G06F13/1631—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dram (AREA)

Abstract

본 발명은 메인 메모리와 디피램의 공유장치에 관한 것으로서, 이는 대용량의 디피램 구현시 추가적인 메모리 없이 메인메모리의 일부를 이용하여 대용량의 디피램을 구현 하도록 한 것이다.
이와같은 본 발명은 마스터쪽의 메모리와 슬레이브쪽의 디피램 사용권 우선순위를 결정하기 위해 입력되는 메모리선택신호 및 디피램 선택신호에 따라 메모리요구신호 및 디피램요구신호를 발생하는 버스중재수단과; 상기 버스중재수단에서 발생된 요구신호에 따라 프로그램 데이타를 발생하여 공유장치의 전체적인 동작을 제어하는 프로그래머블 디바이스와; 상기프로그래머블 디바이스에서 발생된 프로그램 데이타에 따라 인에이블되어 마스터쪽 및 슬레이브쪽의 어드레스를 전송하는어드레스 전송수단과; 상기 프로그래머블 디바이스에서 제공되는 프로그램 데이타에 따라 인에이블되어 마스터쪽 및 슬레이브쪽의 데이타를 송수신하는 데이타 전송수단과; 프로그래머블 디바이스에서 제공되는 프로그램 데이타에 따라 상기 어드레스 전송수단의 해당 어드레스에 데이타 전송수단에서 전송된 데이타를 기록 또는 판독하는 메모리수단으로 이루어짐으로서 달성된다.

Description

메인 메모리와 디피램의 공유장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 메인 메모리와 디피램의 공유장치 구성도.

Claims (6)

  1. 마스터쪽의 메모리와 슬레이브쪽의 디피램 사용권 우선순위를 결정하기 위해 입력되는 메모리선택신호 및디피램 선택신호에 따라 메모리요구신호 및 디피램요구신호를 발생하는 버스중재수단과; 상기 버스중재수단에서 발생된요구신호에 따라 프로그램 데이타를 발생하여 공유장치의 전체적인 동작을 제어하는 프로그래머블 디바이스와; 상기 프로그래머블 디바이스에서 발생된 프로그램 데이타에 따라 인에이블되어 마스터쪽 및 슬레이브쪽의 어드레스를 전송하는 어드레스 전송수단과; 상기 프로그래머블 디바이스에서 제공되는 프로그램 데이타에 따라 인에이블되어 마스터쪽 및 슬레이브쪽의 데이타를 송수신하는 데이타 전송수단과; 프로그래머블 디바이스에서 제공되는 프로그램 데이타에 따라 상기 어드레스 전송수단의 해당 어드레스에 데이타 전송수단에서 전송된 데이타를 기록 또는 판독하는 메모리수단과;로 구성함을특징으로 한 메인 메모리와 디피램의 공유장치.
  2. 제1항에 있어서, 버스중재수단은 상기 마스터쪽의 메모리 선택신호와 저항을 통한 선택 인에이블신호 및프로그래머블 디바이스로 부터의 클럭을 입력받아 마스터쪽의 메모리 요구신호를 발생하는 제1 플립플롭과; 상기 슬레이브쪽의 디피램선택신호와 저항을 통한 선택 인에이블신호 및 프로그래머블 디바이스로 부터의 클럭을 입력받아 슬레이브쪽의 디피램 요구신호를 발생하는 제2플립플롭으로 구성함을 특징으로 한 메인 메모리와 디피램의 공유장치.
  3. 제1항에 있어서, 어드레스 전송수단은 상기 프로그래머블 디바이스에서 얻어진 프로그램 데이타에 따라 마스터쪽의 어드레스를 메모리수단에 제공하는 제1버스 드라이버수단과; 상기 프로그래머블 디바이스에서 얻어진 프로그램데이타에 따라 슬레이브쪽의 어드레스를 메모리수단에 제공하는 제2버스 드라이버수단으로 이루어짐을 특징으로 한 메인메모리와 디피램의 공유장치.
  4. 제1항에 있어서, 데이타 전송수단은 상기 프로그래머블 디바이스의 프로그램 데이타에 따라 메모리수단의데이타를 마스터쪽으로 전송하거나 또는 마스터쪽의 데이타를 메모리수단에 제공하는 제1 버스 트랜시버수단과; 상기 프로그래머블 디바이스의 프로그램 데이터에 따라 메모리수단의 데이터를 마스터쪽으로 전송하거나 또는 마스터쪽의 데이타를 메모리수단으로 전송하는 제2 버스 트랜시버수단으로 구성함을 특징으로 한 메인 메모리와 디피램의 공유장치.
  5. 제1항에 있어서, 메모리수단은 전체 메모리의 일부를 디피램으로 하고 나머지를 메인메모리로 사용하는 구조로 되어 있는 것을 특징으로 한 메인메모리돠 디피램의 공유장치.
  6. 제1항에 있어서, 프로그래머블 디바이스의 프로그램 데이타는 하기 조건을 만족하는 것을 특징으로 한 메인 메모리와 디피램의 공유장치.
    CLK=CLK
    CLK2=/CLK
    MAEN=MAREQ＊AS
    XAEN=DPREQ＊DPAS
    MDEN=MAREQ＊DS
    MDIR=MAREQ＊DS＊WE
    XDEN=DPREQ＊DPDS
    XDIR=DPREQ＊DPDS＊DPWE
    CE=MAREQ
    ＋DPREQ
    OE=MAREQ＊/WE
    ＋DPREQ＊DPWE
    WE=MAREQ＊WE
    ＋DPREQ＊DPWE
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950017959A 1995-06-28 1995-06-28 메인 메모리와 디피램의 공유장치 KR0146304B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017959A KR0146304B1 (ko) 1995-06-28 1995-06-28 메인 메모리와 디피램의 공유장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017959A KR0146304B1 (ko) 1995-06-28 1995-06-28 메인 메모리와 디피램의 공유장치

Publications (2)

Publication Number Publication Date
KR970002644A true KR970002644A (ko) 1997-01-28
KR0146304B1 KR0146304B1 (ko) 1998-09-15

Family

ID=19418635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017959A KR0146304B1 (ko) 1995-06-28 1995-06-28 메인 메모리와 디피램의 공유장치

Country Status (1)

Country Link
KR (1) KR0146304B1 (ko)

Also Published As

Publication number Publication date
KR0146304B1 (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR910012961A (ko) 프라이오리티 아비트레이션 조정장치
KR930008606A (ko) 멀티프로세서 시스템에서의 프로세서 교착상태 방지용 장치
KR840001369A (ko) 동적 메모리의 리프 레시회로
KR900013402A (ko) 가상메모리 데이타 전송능력을 가진 고속도 버스
US5930502A (en) Method for sharing a random-access memory between two asynchronous processors and electronic circuit for the implementation of this method
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
US7062588B2 (en) Data processing device accessing a memory in response to a request made by an external bus master
JP4902640B2 (ja) 集積回路、及び集積回路システム
KR970002644A (ko) 메인 메모리와 디피램의 공유장치
KR970029096A (ko) 선입선출메모리를 이용한 램데이타 전송장치 및 그 방법
KR980010803A (ko) 직접 메모리 엑세스 동작을 위해 출력 주변장치를 프리챠징하는 방법
KR950023069A (ko) 분산 다중 프로세서 교환기의 프로세서간 통신장치
KR900003590B1 (ko) 원 보드 메모리의 듀얼 포트 제어회로
SU739511A1 (ru) Устройство дл сопр жени
TW343302B (en) Direct memory access controlling device
KR890013567A (ko) 다이렉트 메모리 액세스 제어장치
KR970056519A (ko) 선버스와 브이엠버스의 데이타 전송방법 및 전송채널 장치
KR19980026617A (ko) 직렬 데이터 통신 시스템
KR930010749A (ko) 파이프라인 버스 프로토콜을 사용하는 시스템의 메모리큐
JPS6458045A (en) Data transfer system
JPS603701B2 (ja) メモリ回路のアクセス方式
JPH0245208B2 (ja) Basuketsugoshisutemunodeetatensoseigyohoshiki
KR960032194A (ko) 데이타 송수신장치
KR970056149A (ko) 글로벌버스구조
KR890010724A (ko) 마이크로 프로세서간의 억세스 중재 제어 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070502

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee