KR970000088B1 - 기록헤드 구동장치 - Google Patents

기록헤드 구동장치 Download PDF

Info

Publication number
KR970000088B1
KR970000088B1 KR1019930000659A KR930000659A KR970000088B1 KR 970000088 B1 KR970000088 B1 KR 970000088B1 KR 1019930000659 A KR1019930000659 A KR 1019930000659A KR 930000659 A KR930000659 A KR 930000659A KR 970000088 B1 KR970000088 B1 KR 970000088B1
Authority
KR
South Korea
Prior art keywords
gate
output
recording head
circuit
outputting
Prior art date
Application number
KR1019930000659A
Other languages
English (en)
Other versions
KR930022245A (ko
Inventor
다까후미 엔도
Original Assignee
미쯔비시덴끼 가부시끼가이샤
기따오까 다까시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26437432&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR970000088(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 미쯔비시덴끼 가부시끼가이샤, 기따오까 다까시 filed Critical 미쯔비시덴끼 가부시끼가이샤
Publication of KR930022245A publication Critical patent/KR930022245A/ko
Priority to KR96046610A priority Critical patent/KR970000089B1/ko
Application granted granted Critical
Publication of KR970000088B1 publication Critical patent/KR970000088B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/335—Structure of thermal heads
    • B41J2/34—Structure of thermal heads comprising semiconductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
    • B41J2/355—Control circuits for heating-element selection
    • B41J2/3555—Historical control
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
    • B41J2/355—Control circuits for heating-element selection
    • B41J2/36—Print density control
    • B41J2/365—Print density control by compensation for variation in temperature

Landscapes

  • Electronic Switches (AREA)
  • Facsimile Heads (AREA)

Abstract

내용 없음.

Description

기록헤드 구동장치
제1도는 본 발명의 실시예 1에 의한 기록헤드 구동장치를 도시한 회로도.
제2도는 제1도에 있어서의 회로 각 부의 신호를 도시한 타이밍도.
제3도는 본 발명의 다른 실시예 1에 의한 기록헤드 구동장치를 도시한 회로도.
제4도는 본 발명의 다른 실시예 1에 의한 기록헤드 구동장치를 도시한 회로도.
제5도는 본 발명의 실시예 1에 의한 기록헤드 구동장치의 반도체 패드의 배치도.
제6도는 본 발명의 다른 실시예에 의한 기록헤드 구동장치의 반도체 패드를 도시한 도면.
제7도는 본 발명의 다른 실시예에 의한 기록헤드 구동장치의 반도체 패드를 도시한 도면.
제8도는 본 발명의 다른 실시예에 의한 기록헤드 구동장치의 반도체 패드를 도시한 도면.
제9도는 종래의 기록헤드 구동장치를 도시한 회로도.
제10도는 제9도에 있어서의 회로 각 부의 신호를 도시한 타이밍도.
제11도는 기록헤드의 1개의 비트의 발열이 인접비트에 주는 영향을 도시한 설명도.
제12도는 종래의 기록헤드 구동장치의 반도체 패드의 배치를 도시한 도면.
* 도면의 주요부분에 부호의 대한 설명
1 : 시프트 레지스터 11a∼11c : 래치회로
31 : 게이트신호발생부 5a∼5c : 기록헤드 구동용 게이트회로
2a∼2c,2n : AND 게이트 9a∼9c,12a∼12c : 아날로그 스위치
30 : 출력패드 51,53 : 인버터
50,52 : 풀업저항 102,133 : 제어신호
6a∼6c : 구동소자 7a∼7c : 발열저항체(기록헤드)
3a∼3c,3n : OR게이트 4a∼4c,7a∼7c : NAND 게이트
40,41 : 풀다운저항
본 발명은 팩시밀리나 프린터 등의 인자부로써 사용되는 기록헤드 구동용 반도체 칩 및 기록헤드 구동장치에 관한 것이다.
제9도는 종래의 3도트분의 서멀헤드의 기록헤드 구동장치를 도시한 회로이다. 제9도에 도시한 바와 같이 서멀헤드는 이 회로를 소정의 도트수만큼 갖고 있다. 제9도에 있어서, (1)은 입력된 현라인의 데이터를 클럭에 따라서 시프트시키는 시프트 레지스터로서, 서멀헤드의 도트수에 따른 단수를 갖고 있다. (11a)∼(11c)는 시프트 레지스터(1)의 탭(Q1∼Q3)에 나타나는 데이터를 페치해서 유지하는 래치회로, (31)은 3개의 게이트신호 GA, GB, GC를 발생하는 게이트신호발생부, (4a)∼(4c),(8a)∼(8c)는 래치회로(11a)∼(11c)의 출력 및 게이트신호 GB, GC를 도입한 반전논리곱(NAND)의 NAND 게이트, (5a)∼(5c)는 통전상태를 나타내는 펄스신호를 출력하는 논리곱(AND)의 게이트회로, (6a)∼(6c)는 펄스신호에 따라서 발열저항체(7a)∼(7c)(기록헤드)를 구동하는 달링톤 트랜지스터(구동소자)이다. (10a)∼(10c)는 AND 게이트로서, 2개의 입력단자가 서로 인접하는 각 래치회로(11a)∼(11c)의 Q1단자에 접속되어 있고, (9a)∼(9c)는 아날로그 스위치로서 이것이 AND 게이트(10a)∼(10c)의 출력신호를 받아서 열린다. (102)는 제어신호로서 미리 정해진 펄스신호로서 아날로그 스위치(9a)∼(9c)에 입력된다. (52)는 AND 게이트로서의 게이트회로, (7)은 기록헤드로서의 발열저항체이다.
다음에 이 종래예의 동작에 대해서 설명한다. 래치회로(11a)∼(11c)는 종래의 경우와 마찬가지로 외부입력된 래치신호에 따라서 시프트 레지스터(1)에서 순차 데이터를 페치한다. 이것에 의해 전라인의 기록정보(과거)가 Q2단자로, 전전라인의 기록정보(그 역시 과거)가 Q3단자로 각각 출력된다. 또, 현라인의 기록정보(현재)는 각 래치회로(11a)∼(11c)의 Q1단자로 출력되지만 인접하는 도트의, 즉 인접하는 각 래치회로의 Q1단자의 기록정보가 각각의 AND 게이트(10a)∼(10)에 입력된다. 한편, 제10도에 도시한 바와 같이, 래치회로(11a)∼(11c)의 래치신호의 입력타이밍(제10도의 (C))에서 제어신호(102)(제10도의 (K))가 각 아날로그 스위치(9a)∼(9c)에 입력되고, 상기 AND 게이트(10a)∼(10c)의 출력을 받아서 아날로그 스위치(9a)∼(9c)가 온으로 되면 그 제어신호가 게이트회로(5a)∼(5c)에 입력된다. 이 경우에 있어서 제어신호(102)의 통전시간은 제10도에 도시한 바와 같이 게이트신호발생부(31)의 게이트신호 GA(제10도의 (D))보다 약간 짧게 설정해 둔다. 그래서, 어느 AND 게이트(10a)∼(10c)의 압력, 즉 인접하는 1조의 래치회로(11a)∼(11c)의 Q1단자의 출력신호가 모두“H”인 경우에는 그 AND 게이트(10a)∼(10c)에 접속된 아날로그 스위치(9a)∼(9c)는 닫혀지고 제어신호(102)가 게이트회로(5a)∼(5c)에 입력된다. 이것에 대해서 인접하는 래치회로(11a)∼(11c)의 각 Q1단자의 한쪽 또는 양쪽이“L”인 경우에 아날로그 스위치(9a)∼(9c)는 오프로 되고, 제어신호(102)는 게이트회로(5a)∼(5c)에 입력되지 않으며, 따라서 게이트회로(5a)∼(5c)의 게이트입력은 하이임피던스로 되고 있다. 이 결과, 게이트회로(5a)∼(5c)의 출력은 제10도의 (G)∼(J)로 된다. 여기에서, (G)∼(J)의 Q1∼Q3은 래치회로(11a)∼(11c)의 출력상태를 나타내고 있다. 또, (E),(F)의 GB,GC는 게이트신호발생부의 출력신호(GB,GC),(A)는 클럭신호, (B)는 데이터이다.
제11도는 인접하는 발열저항체가 발열한 경우의 표면온도를 도시한 도면이다. 여기에서, 인접하는 발열저항체를 제11a도에 도시한 바와 같이 (70a),(70b),(70c)로서 일정한 조건하에서 각 발열저항체(70a),(70b),(70c)를 선택적으로 구동시킨다. 예를 들면, 발열저항체(70b)가 발열하고, 이것에 일정한 발열저항체(70a),(70b),(70c)가 발열하지 않는 경우에는 제11b도에 도시한 바와 같이 250℃인데 비해, 인접하는 발열저항체가 발열한 경우에는 제11d도에 도시한 바와 같이 280℃로 된다. 또 발열저항체(70a) 또는 (70c)의 한쪽이 발열하지 않는 경우에는 제11c도에 도시한 바와 같이 265℃로 된다. 따라서, 상기 제어신호의 통전시간으로 결정되는 에너지를 각 발열저항체(70a),(70b),(70c)에 공급하는 것에 의해서 인접하는 것끼리의 발열에 의한 상대적인 영향을 보정해서 인자할 수 있어 고정밀도의 열 이력제어에 의한 균형잡힌 인자농도가 얻어지게 된다. 제12도는 종래의 기록헤드 구동장치를 반도체 칩에 탑재한 경우의 각 입출력 신호용 패드의 위치를 도시한 도면이다.
제12도에 있어서, (30)은 출력패드부, (31)은 반도체 칩이다. 출력패드(30)은 기록헤드로 인자정보를 출력하기 위한 패드로서, GND(102), GA, GB, GC, 래치신호, 데이터, 클럭, 전원은 다른 회로와의 입출력신호용 패드이다. 종래의 반도체 칩에 있어서의 패드의 위치는 반도체 칩(31)의 서로 상대하는 위치에 1열로 나란히 마련되어 있다.
이와 같이, 제12도에 있어서의 반도체 칩(31)에 발열저항체를 구동시키는 출력패드(30)을 한쪽 끝에 열형상으로 배치하고, 전원이나 접지(GND)를 포함하는 입출력신호 패드를 다른쪽 끝에 배치한다. 반도체 칩(31)은 통상 여러개 배열되지만, 이들 반도체 칩은 세라믹기판이나 유리기판 등에 설치되기 때문에 패턴의 제작정밀도가 높다. 한편, 출력패드(30)은 동일한 기판 또는 반도체 칩이 패턴 제작정밀도가 나쁜, 예를 들면 PCB(프린트 배선판) 기판에 설치되어도 상기 세라믹기판이나 유리기판이라면 대응하는 패드는 정밀도 좋게 제작할 수 있다. 따라서, 출력패드는 반도체 칩상에서도 고밀도로 설치할 수 있다. 단, 입출력신호 패드등은 신호선의 총수도 출력패드수에 비해서 수는 적기 때문에 저밀도로 설치된다.
종래의 기록헤드 구동장치는 이상과 같이 구성되어 있으므로, 기록헤드의 인자이력제어를 엄밀하게 실행하고자 하는 경우에는 래치회로(11a)의 출력Q1의 인접데이타는 구성하는 회로의 양끝에서는 한쪽밖에 없다(AND 게이트(10a)의 입력은 래치회로(11b)의 출력Q1만). 이 때문에 구성하는 회로를 여러개 나열한 경우, 구성하는 회로단위마다 경계에 위치하는 발열저항체(7a)는 다른 부분과는 다른 열제어를 하게 되어 엄밀한 인자농도 제어를 실현할 수 없다는 문제점이 있었다. 또, 상기 기록헤드 구동장치를 반도체 칩상에 탑재해서 여러개 접속하는 경우 고밀도로 실장할 수 없다는 문제점도 있다.
본 발명의 목적은 상기와 같은 문제점을 해소하기 위해 이루어진 것으로서, 구성하는 회로의 단위마다 그 경계부의 발열저항체에서 발생하는 인자농도의 제어에 관한 불합리를 해소할 수 있어 각 기록헤드에 최적한 인자에너지를 부여할수 있고, 기록헤드의 도트에 있어서의 인자농도가 일정하고, 고정밀도, 고화질의 기록을 할 수 있으며, 또 반도체 칩이나 기판의 칩 패드나 패턴패드의 배치위치를 연구해서 고밀도의 실장도 가능한 기록헤드 구동용 반도체 칩 및 기록헤드 구동장치를 제공하는 것이다.
본 발명에 관한 기록헤드 구동용 반도체 칩은 제1도에 도시하는 바와 같이 구동대상으로 되는 도트의 현라인의 기록정보 및 이전라인의 그 도트의 각 기록정보를 유지하는 래치회로(11a)∼(11c), 기록헤드로의 통전상태를 나타내는 펄스신호를 출력하는 게이트회로(5a)∼(5c), 상기 게이트회로에 상기 래치회로의 각 출력패턴에 따라서 상기 통전상태에 대응한 펄스신호를 출력시키는 게이트신호를 출력하는 게이트신호발생부(31) 및 상기 각 도트마다의 래치회로중 자체 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 게이트(OR 게이트(3a)∼(3c)등)을 구비한 기록헤드 구동장치로서, 인접비트의 최초와 최종 비트의 정보를 외부 입출력단자(LD1IN, LD64OUT 등)로서 설치하였다.
또, 상기 입력단자에는 풀다운저항 또는 풀업저항을 삽입해서 설치하였다.
또, 상기 외부 입출력단자로서 제5도에 도시하는 바와 같이 반도체 칩 끝부 측면에 설치하였다.
또, 상기 반도체 칩의 반도체 칩 패드에 있어서의 접지패드 및 최초와 최종 비트의 외부 입출력단자 패드의 전부 또는 일부를 하나로 통합하고, 다른 입출력패드를 하나로 통합해서 출력패드를 제외한 입출력신호용 패드를 분할, 배치하였다.
본 발명에 관한 기록헤드 구동장치는 제1도에 도시하는 바와 같이 구동대상으로 되는 도트의 현라인의 기록정보 및 이전라인의 그 도트의 각 기록정보를 유지하는 래치회로(11a)∼(11c), 기록헤드로의 통전상태를 나타내는 펄스신호를 출력하는 게이트회로(5a)∼(5c), 상기 게이트회로에 상기 래치회로의 각 출력패턴에 따라서 상기 통전상태에 대응한 펄스신호를 출력시키는 게이트신호를 출력하는 게이트신호발생부(31) 및 상기 각 도트마다의 래치회로중 자체 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 AND 게이트(2a)∼(2c),(2n)을 구비하고, 경계에 위치하는 자체 래치회로 출력과 인접하는 다른 래치회로로부터의 기록정보를 입출력할 수 있는 외부 입출력단자(LD1IN, LD64OUT 등)를 마련하였다.
또, 상기 외부 입력단자에는 풀다운저항 또는 풀업저항을 삽입하였다.
또, 본 발명에 관한 기록헤드 구동장치는 제1도에 도시하는 바와 같이 구동대상으로 되는 도트의 현라인의 기록정보 및 이전라인의 그 도트의 각 기록정보를 유지하는 래치회로(11a)∼(11c), 기록헤드로의 통전상태를 나타내는 펄스신호를 출력하는 게이트회로(5a)∼(5c), 상기 게이트회로에 상기 래치회로의 각 출력패턴에 따라서 상기 통전상태에 대응한 펄스신호를 출력시키는 게이트신호를 출력하는 게이트신호발생부(31), 상기 각 도트마다의 래치회로중 자체 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 AND 게이트(2a)∼(2c),(2n) 및 상기 각 도트마다의 래치회로중 자체 래치회로를 제외한 다른 인접하는 래치회로로부터의 기록정보에 따라서 상기 통전시간과는 다른 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 OR 게이트(3a)∼(3c)을 구비하고, 경계에 위치하는 자체 래치회로 출력과 인접하는 다른 래치회로로부터의 기록정보를 입출력할 수 있는 외부 입출력단자(LD1IN, LD64OUT 등)를 마련하였다.
또, 상기 외부 입력단자에는 풀다운저항 또는 풀업저항을 삽입하였다.
또, 본 발명에 관한 기록헤드 구동장치는 구동대상으로 되는 도트의 현라인의 기록정보 및 이전라인의 그 도트의 각 기록정보를 유지하는 래치회로, 기록헤드로의 통전상태를 나타내는 펄스신호를 출력하는 게이트회로(11a)∼(11c), 상기 게이트회로에 상기 래치회로의 각 출력패턴에 따라서 상기 통전상태에 대응한 펄스신호를 출력시키는 게이트신호를 출력하는 게이트신호발생부(5a)∼(5c), 상기 각 도트마다의 래치회로중 자체 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 제1의 AND 게이트(2a)∼(2c),(2n) 및 상기 각 도트마다의 래치회로중 자체 래치회로를 제외한 다른 인접하는 래치회로로부터의 과거의 기록정보에 따라서 상기 통전시간과는 다른 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 제2 AND 게이트(도시하지 않음)을 구비하고, 경계에 위치하는 자체 래치회로 출력과 인접하는 다른 래치회로로부터의 기록정보를 입출력할 수 있는 외부 입출력단자(LD1IN, LD64OUT)를 마련하였다.
또, 상기 외부 입출력단자에는 풀다운저항 또는 풀업저항을 삽입하였다.
또, 본 발명에 관한 기록헤드 구동장치는 제1도에 도시하는 바와 같이, 구동대상으로 되는 도트의 현라인의 기록정보 및 이전라인의 그 도트의 각 기록정보를 유지하는 래치회로(11a)∼(11c), 기록헤드로의 통전상태를 나타내는 펄스신호를 출력하는 게이트회로(5a)∼(5c), 상기 게이트회로에 상기 래치회로의 각 출력패턴에 따라서 상기 통전상태에 대응한 펄스신호를 출력시키는 게이트신호를 출력하는 게이트신호발생부(31) 및 상기 각 도트마다의 래치회로중 자체 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 게이트를 구비하고, 경계에 위치하는 자체 래치회로 출력과 인접하는 다른 래치회로로부터의 기록정보를 입출력할 수 있는 외부 입출력단자를 마련한 반도체 칩으로 이루어지는 기록헤드 구동장치로서, 상기 외부 입출력단자에 상당하는 반도체 칩의 패드와 인접하는 패턴패드는 인접하는 반도체 칩의 경계부(제5도)에 설치하고, 상기 외부 입출력단자의 입력부와 출력부를 동일 패턴패드에 접속하였다.
또, 상기 반도체 칩을 탑재하는 기판과 다른 기판에 패턴패드를 설치하고 와이어본딩에 의해 접속하는 것으로서, 상기 패턴패드를 지그재그 구성(제8도)으로 하였다.
또, 패턴패드를 설치하는 상기 기판을 프린트 배선기판으로 구성하였다.
본 발명에 의한 게이트 구동용 반도체 칩은 인접비트의 최초와 최종 비트의 정보를 외부 입출력단자(LD1IN, LD64OUT 등)로서 설치하였다. 이 반도체 칩을 여러개 접속해서 사용하는 경우, 1개의 반도체 칩의 상기 외부 입력단자와 그 반도체 칩에 인접하는 반도체 칩의 외부 출력단자를 접속하고, 또 1개의 반도체 칩의 외부 출력단자와 그 반도체 칩에 인접하는 반도체 칩의 외부 입력단자를 접속한다. 이와 같이 하는 것에 의해, 1개의 반도체 칩 및 이 반도체 칩과 인접하는 반도체 칩에 있어서 양 칩의 경계부에 있는 각각의 게이트(OR 게이트(3a)∼(3c)등)가 자체 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하도록 하였다. 이 결과 인접하는 기록헤드의 상태에 따른 균형잡힌 인자농도 제어를 할 수 있고 기록헤드의 각 도트에 있어서의 인자농도를 균일하게 할 수 있어 고정밀도, 고화질의 인자를 실현할 수 있다.
또, 상기 입력단자에 풀다운저항 또는 풀업저항을 삽입하는 구성으로 했기 때문에 여러개의 반도체 칩을 접속한 경우, 이들 칩의 양 끝에 있는 게이트가 동작하지 않으므로, 이들 게이트와 대응하는 기록헤드의 도트가 인자되지 않는다. 따라서, 고정밀도, 고화질의 인자를 실현할 수 있다.
또, 상기 외부 입력단자로서 반도체 칩 끝부 측면에 마련하는 것에 의해, 여러개의 반도체 칩을 나열할 때의 접속을 용이하게 하여 고밀도 실장이 가능하게 된다.
또, 상기 반도체 칩에 있어서 반도체 칩 패드에 있어서의 접지패드 및 최초와 최종 비트의 외부 입출력단자 패드의 전부 또는 일부를 하나로 통합하고, 다른 입출력 패드를 하나로 통합해서 출력패드를 제외한 입출력신호 패드를 분할, 배치하였다. 이 결과, 여러개의 반도체 칩을 나열할 때의 접속을 용이하게 하여 고밀도 실장이 가능하게 된다.
또, 상기 게이트를 AND 게이트로 해서 고정밀도, 고화질로 인자하도록 하였다.
또, 상기 게이트를 OR 게이트로 해서 고정밀도, 고화질로 인자하도록 하였다.
본 발명에 의한 기록헤드 구동장치는 인접비트의 최초와 최종 비트의 정보를 외부 입출력단자로서 설치하였다. 이 장치를 여러개 접속해서 사용하는 경우 1개의 장치의 외부 입력단자와 그 장치에 인접하는 장치의 외부 출력단자를 접속하고, 또 1개의 장치의 외부 출력단자와 그 장치에 인접하는 장치의 외부 입력단자를 접속한다. 이와 같이 하는 것에 의해, 1개의 장치 및 이 칩에 인접하는 장치에 있어서 양 장치의 경계부에 있는 각각의 제1, 제2 AND게이트(AND게이트(2a)∼(2c)등)가 자체 래치회로 및 인접하는 다른 래치회로로부터의 현재, 과거의 기록정보에 따라서 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하도록 하였다. 이 결과, 기록헤드의 각 도트에 있어서의 인자농도를 균일하게 할 수 있어 고정밀도, 고화질의 인자를 실현할 수 있다.
또, 상기 입력단자에 풀다운저항 또는 풀업저항을 삽입하는 구성으로 했기 때문에, 여러개의 반도체 칩을 접속한 경우에 이들 칩의 양 끝에 있는 제1, 제2 AND게이트가 동작하지 않으므로, 이들 AND게이트와 대응하는 기록헤드의 도트가 인자되지 않는다. 따라서, 고정밀도, 고화질의 인자를 실현할 수 있다.
또, 본 발명에 의한 기록헤드 구동장치는 래치회로(11a)∼(11c), 게이트회로(5a)∼(5c), 게이트신호발생부(31) 및 외부 입출력단자(LD1IN, LD64OUT)를 마련한 반도체 칩으로 이루어지는 기록헤드 구동장치로서, 상기 외부 입출력단자에 상당하는 반도체 칩의 패드에 접속되는 패턴패드가 인접하는 반도체 칩의 경계부에 설치되어 있다. 또, 상기 외부 입출력단자의 입력부와 출력부가 동일 패턴패드에 인접되어 있다. 이 결과, 반도체 칩으로의 고밀도 실장이 가능하게 된다.
또, 상기 반도체 칩을 탑재하는 기판과 다른 기판에 패턴패드를 설치하고 와이어본딩에 의해 접속하는 것으로서, 상기 패턴패드를 「지그재그」구성으로 하는 것에 의해 고밀도 실장이 가능하게 된다.
또, 패턴패드를 설치하는 상기 기판을 프린트 배선기판으로 하는 것에 의해 더욱 높은 고밀도 실장이 가능하게 된다.
[실시예]
이하, 본 발명의 실시예 1을 도면에 따라서 설명한다. 제1도는 발명의 실시예 1에 의한 기록헤드 구동장치를 도시한 회로도이다. 제1도에 있어서, LD1IN은 외부에서 입력되는 인접기록정보의 입력단자, LD64IN도 외부에서 입력되는 인접기록정보의 입력단자이고, LD1OUT는 외부로 출력되는 인접기록정보의 출력단자, LD64OUT도 외부로 출력되는 인접기록정보의 출력단자이다. (12a)∼(12c)는 아날로그 스위치, (133)은 제어신호로서, 이 제어신호는 미리 정해진 펄스신호로서 아날로그 스위치(12a)∼(12c)에 입력된다. 이 아날로그 스위치(12a)∼(12c)에 대해서는 제4도에 도시하는 NAND게이트회로(15a)∼(15c)로 구성하는 것도 가능하다. (40),(41)은 풀다운 저항, (2a)∼(2c)(2n)은 AND게이트, (3a)∼(3c)(3n)은 AND게이트이다. 외부 입력단자 LD1IN은 OR게이트(3a)의 입력과 접속되고, 이 외부 입력단자 LD1IN은 풀다운저항(40)에 의해서 접지되어 있다. 또, 마찬가지로 해서 외부입력단자 LD64IN은 AND게이트(2n)의 입력과 접속되고, 풀다운저항(41)에 의해서 접지되어 있다. 이들 풀다운저항(40),(41)은 이 헤드구동장치를 여러개 접속한 경우에 기록헤드의 양끝의 도트(발열저항체)를 인자시키지 않기 위한 것이라는 것은 양끝의 도트에 대해서는 한쪽의 인접하는 래치회로 기억정보의 조건밖에 입력하고 있지 않기 때문이다.
또한, 이 풀다운저항(40),(41)은 제3도에 도시한 바와 같이 풀업저항(50),(52)와 인버터(51),(53)으로 구성하는 것도 가능하다. 또, 열기록헤드로서의 구동회로의 최초와 최종 도트에 상당하는 인접기록정보단자의 입력에 외부 저항으로서 풀다운 또는 풀업저항을 삽입해도 좋다. 또한, 그 밖의 회로에 대해서는 도며에 도시한 것과 동일한 구성부분은 동일 부호를 붙이고, 그 중복된 설명은 생략한다.
또, 이 실시예에서는 64개의 구성회로의 1단위로 하고 있다. 따라서 64번째와 1번째에 경계부가 발생한다. 통상 구성회로는 여러개로 되기 때문에 다수의 경계부가 발생하지만, 여러개의 구성회로를 통합한 양끝은 경계부가 발생하더라도 단말처리를 실행하는 것에 의해 대처할 수 있다.
다음에 상기 실시예의 동작에 대해서 설명한다. 이 장치는 발열저항체의 통전시간을 제어하기 위해 2계통의 제어신호(102),(133)을 사용하고 또한 인접하는 래치회로(11a),(11c)의 각 Q1단자를 AND게이트(2b)에 입력함과 동시에 자체 래치회로(11b)를 제외한 다른 인접하는 래치회로(11a),(11c)의 각 Q1단자의 기록정보를 OR게이트(113)에 입력하는 것에 의해 AND 게이트(2b)의 출력 및 OR 게이트(3b)의 출력에 따라서 개폐하는 아날로그 스위치(9b),(12b)를 거쳐서 각 제어신호(102),(133)을 AND게이트(5b)에 입력하도록 한 것이다.
아날로그 스위치(9b)가 온으로 되는 기간동안 제어신호(102)가 게이트회로(5b)에 입력되므로, 현라인의 기록정보와 인접비트의 정보가 모두“H”일 때 정규의 가장 폭이 넓은 게이트신호발생부(31)의 게이트신호 GA보다 짧은 폭으로 발열저항체로의 통전이 완료한다. 또 아날로그 스위치(12b)가 온으로 되는 기간동안 제어신호(133)이 게이트회로(5b)에 입력되므로, 현라인의 기록정보의 해당 비트의 양 인접정보중 어느 것인가가“L”일 때 게이트신호 G, A보다 짧은 폭으로 발열저항체(7b)로의 통전이 실행된다.
제2도는 상기 각 제어신호(102),(133),((K),(L))과 게이트신호발생부(31)의 각 게이트신호 GA, GB, GC의 통전시간의 타이밍 관계를 도시한 타이밍도이다. 이들 각 신호(102),(133), 게이트신호 GA는 상승이 동일하지만, 제어신호(102), 제어신호(133), 게이트신호 GA의 순번으로 통전시간이 완료하고 있다(제2도의 (K)∼(D)). 즉, 이들 통전시간은 제11도에 도시하는 바와 같은 인접비트의 발열상황인 280℃, 265℃, 250℃(제11도의 (B)∼(D))에 대응하고 있으며, 발열이 큰 경우에는 통전시간의 단축을 실행하고, 여기에서는 250℃상당에 맞추도록 각 신호의 설정시간을 결정한다.
제5도는 기록헤드 구동회로를 구성하는 회로의 반도체 칩의 외형을 도시한 것이다. 이 경우, 인접기록정보를 입출력하기 위한 패드가 부가된다. 이 반도체 칩을 여러개 나열해서 사용하는 것이 통례이기 때문에 본 실시예에서는 LD1IN과 LD1OUT 및 LD64IN과 LD64OUT는 적당히 와이어본딩 또는 페이스다운본딩 등에 의해 결선된다. 또, LD1IN과 LD1OUT는 근접해서 설치되고 LD64IN과 LD64OUT는 는 근접해서 설치된다. 또 LD1IN과 LD1OUT의 군과는 반대쪽의 위치에 LD64IN과 LD64OUT를 설치하는 것에 의해 여러개의 반도체 칩을 나열했을 때에 접속이 용이하게 된다. 또, 본 실시예에서는 구성소자를 64개를 1단위로 해서 통합하기 때문에 64번째와 1번째에 인접기록정보를 입출력하기 위한 패드가 마련되어 있으며, 또한 입력신호부에는 풀다운저항이 부가되어 있다. 이것은 여러개의 반도체 칩을 접속한 경우에 있어서도 양끝의 경계부가 이전으로 남기 때문에 그 바깥쪽의 기록정보는 그대로“L”(백)이므로, 단말처리의 의미로 부가되어 있다. 이렇게 하는 것에 의해 전체 소자에 대해서 고정밀도의 인자제어가 가능하게 된다.
이 실시예에서는 제어신호를 2계통 마련했지만, 1계통이라도 3계통 이상이라도 좋다. 또, 인접기록정보의 입출력 논리를 AND나 OR 게이트로 구성했지만, 논리만의 문제이기 때문에 다른 게이트나 스위치, 게이트어레이 등으로 구성해도 좋다. 또, 이 실시예에서는 Q1에 대한, 즉 현라인 정보에 관한 경계부의 인접정보에 대해서 설명했지만, 전전라인 이상 또는 현라인을 포함하는 여러개의 과거라인의 인접정보를 경계부의 인접기록의 입출력신호를 사용해서 구성해도 좋다. 또, 이 실시예에서는 경계부의 인접기록정보 입력단자에 풀다운저항을 부가했지만, 기능적으로 없어도 사용할 수 있다.
여기에서, LD1IN, LD1OUT, LD64IN, LD64OUT의 입출력신호용 패드는 제1도,제3도,제4도의 외부 입출력단자를 나타태고 있다. 패드의 배치에 대해서 통상은 한쪽 끝에 출력패드를 설치하고, 다른쪽 끝에 전원이나 접지(GND)를 포함하는 입출력신호 패드가 설치되는 것이 통례이다. 이것에 대해서 이 실시예와 같이 인접하는 기록정보의 입출력 패드를 부가하면 입출력신호 패드수가 증가하기 때문에 1열로 배치하는 것이 곤란하게 된다. 따라서, 측면을 이용해서 배치한 경우 이 제5도에 도시하는 패드배치로 하는 것에 의해 인접 기록정보용의 패드수가 증가해도 설치할 수 있다.
또, 제5도에 도시하는 패드배치로 한 경우, 인접하는 반도체 칩의 간극이 있는 경우에는 문제없지만, 근접해서 반도체 칩이 배치되는 경우에는 반도체 칩의 측면에 패턴패드를 설치할수 없다. 따라서, 제6도에 도시하는 바와 같이 패드배치를 상부와 하부의 2단 구성으로 해서 끝부측에 입출력신호를 설치하고, 상부에는 접지(GND)용의 패드, 하부에는 전원 등의 입출력신호용 패드를 인접기록정보용의 입출력신호용 패드(LD1IN,LD1OUT,LD64IN,LD64OUT)를 병용해서 설치하면 좋다.
근접해서 반도체 칩을 배치한 경우 인접기록정보용 패드에 대응하는 패턴패드는 그 일부 또는 전부를 제7도에 도시하는 바와 같이 반도체 칩의 경계면 위치에 설치하면 패드수가 많아도 고밀도 실장이 가능하게 된다.
또, 근접해서 반도체 칩을 배치한 경우, 패턴패드를 다른 기판에 와이어본딩할 때 다른 기판이 PCB기판등 비교적 실장배선밀도가 낮은 구성으로 된 경우에는 제8도에 도시한 바와 같이 PCB측의 패턴패드를 지그재그 구성으로 하며 또한 반도체 칩 경계면에도 인접기록정보단자에 대응하는 패턴패드를 설치하는 것에 의해 패드수가 많아도 고밀도 실장이 가능하게 된다.
이상 설명한 바와 같이, 본 발명에 의하면 기록헤드 구동용 반도체 칩 및 기록헤드 구동장치를 여러개 접속해서 사용하는 경우 인접한 기록정보를 상기 칩 및 장치의 경계부에 위치하는 회로도 입력할 수 있으므로, 기록헤드에 있어서의 인자농도가 일정하게 되어 고정밀도, 고화질의 기록을 할 수 있다는 효과가 있다.
또, 풀다운저항이나 풀업저항에 의해 기록헤드의 양끝의 도트를 인자할 수 없는 구성으로 했기 때문에 기록헤드의 전체 도트의 인자농도가 일정하게 되어 더욱더 고정밀도, 고화질의 기록을 할 수 있다는 효과가 있다.
또, 반도체 칩의 칩패드나 기판의 패턴패드를 여러개 접속하기 쉬운 위치에 마련했으므로, 고밀도 실장을 할 수 있다는 효과가 있다.

Claims (9)

  1. 구동대상으로 되는 도트의 현라인의 기록정보 및 이전라인의 그 도트의 각 기록정보를 유지하는 래치회로, 기록헤드로의 통전상태를 나타내는 펄스신호를 출력하는 게이트회로, 상기 게이트회로에 상기 래치회로의 각 출력패턴에 따라서 상기 통전상태에 대응한 펄스신호를 출력시키는 게이트신호를 출력하는 게이트신호발생부 및 상기 각 도트마다의 래치회로중 자체 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 AND 게이트를 구비하고, 경계에 위치하는 자체 래치회로출력과 인접하는 다른 래치회로로부터의 기록정보를 입출력할 수 있는 외부 입출력단자를 마련한 것을 특징으로 하는 기록헤드 구동장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 외부 입력단자에는 풀다운저항 또는 풀업저항을 삽입한 것을 특징으로 하는 기록헤드 구동장치.
  3. 구동대상으로 되는 도트의 현라인의 기록정보 및 이전라인의 그 도트의 각 기록정보를 유지하는 래치회로, 기록헤드로의 통전상태를 나타내는 펄스신호를 출력하는 게이트회로, 상기 게이트회로에 상기 래치회로의 각 출력패턴에 따라서 상기 통전상태에 대응한 펄스신호를 출력시키는 게이트신호를 출력하는 게이트신호발생부 및 상기 각 도트마다의 래치회로중 자체 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 AND 게이트 및 상기 각 도트마다의 래치회로중 자체 래치회로를 제외한 다른 인접하는 래치회로로부터의 기록정보에 따라서 상기 통전시간과는 다른 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 OR 게이트를 구비하고, 경계에 위치하는 자체 래치회로 출력과 인접하는 다른 래치회로로부터의 기록정보를 입출력할 수 있는 외부 입출력단자를 마련한 것을 특징으로 하는 기록헤드 구동장치.
  4. 특허청구의 범위 제3항에 있어서, 상기 외부 입력단자에는 풀다운저항 또는 풀업저항을 삽입한 것을 특징으로 하는 기록헤드 구동장치.
  5. 구동대상으로 되는 도트의 현라인의 기록정보 및 이전라인의 그 도트의 각 기록정보를 유지하는 래치회로, 기록헤드로의 통전상태를 나타내는 펄스신호를 출력하는 게이트회로, 상기 게이트회로에 상기 래치회로의 각 출력패턴에 따라서 상기 통전상태에 대응한 펄스신호를 출력시키는 게이트신호를 출력하는 게이트신호발생부, 상기 각 도트마다의 래치회로중 자체 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 제1 AND 게이트 및 상기 각 도트마다의 래치회로중 자체 래치회로를 제외한 다른 인접하는 래치회로로부터의 과거의 기록정보에 따라서 상기 통전시간과는 다른 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 제2 AND 게이트를 구비하고, 경계에 위치하는 자체 래치회로 출력과 인접하는 다른 래치회로로부터의 기록정보를 입출력할 수 있는 외부 입출력단자를 마련한 것을 특징으로 하는 기록헤드 구동장치.
  6. 특허청구의 범위 제5항에 있어서, 상기 외부 입력단자에는 풀다운저항 또는 풀업저항을 삽입한 것을 특징으로 하는 기록헤드 구동장치.
  7. 구동대상으로 되는 도트의 현라인의 기록정보 및 이전라인의 그 도트의 각 기록정보를 유지하는 래치회로, 기록헤드로의 통전상태를 나타내는 펄스신호를 출력하는 게이트회로, 상기 게이트회로에 상기 래치회로의 각 출력패턴에 따라서 상기 통전상태에 대응한 펄스신호를 출력시키는 게이트신호를 출력하는 게이트신호발생부 및 상기 각 도트마다의 래치회로중 자체 래치회로 및 인접하는 다른 래치회로로부터의 기록정보에 따라서 상기 기록헤드에 대한 통전시간을 제어하는 제어신호를 상기 게이트회로에 입력하는 게이트를 구비하고, 경계에 위치하는 자체 래치회로 출력과 인접하는 다른 래치회로로부터의 기록정보를 입출력할 수 있는 외부 입출력단자를 마련한 반도체 칩으로 이루어지는 기록헤드 구동장치로서, 상기 외부 입출력단자에 상당하는 반도체 칩의 패드와 인접하는 패턴패드는 인접하는 반도체 칩의 경계부에 설치하고, 상기 외부 입출력단자의 입력부와 출력부를 동일 패턴패드에 접속하는 것을 특징으로 하는 기록헤드 구동장치.
  8. 특허청구의 범위 제7항에 있어서, 상기 반도체 칩을 탑재하는 기판과는 다른 기판에 패턴패드를 설치하고 와이어본딩에 의해 접속하는 것으로서, 상기 패턴패드를 지그재그 구성으로 한 것을 특징으로 하는 기록헤드 구동장치.
  9. 특허청구의 범위 제7항 또는 제8항에 있어서, 패턴패드를 설치하는 상기 기판은 프린트 배선기관인 것을 특징으로 하는 기록헤드 구동장치.
KR1019930000659A 1992-04-16 1993-01-20 기록헤드 구동장치 KR970000088B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR96046610A KR970000089B1 (en) 1992-04-16 1996-10-18 Recording head driving semiconductor chip

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP9622192 1992-04-16
JP92-096221 1992-04-16
JP92-296332 1992-10-08
JP29633292A JP2740603B2 (ja) 1992-04-16 1992-10-08 記録ヘッド駆動用半導体チップ及び記録ヘッド駆動装置

Publications (2)

Publication Number Publication Date
KR930022245A KR930022245A (ko) 1993-11-23
KR970000088B1 true KR970000088B1 (ko) 1997-01-04

Family

ID=26437432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930000659A KR970000088B1 (ko) 1992-04-16 1993-01-20 기록헤드 구동장치

Country Status (2)

Country Link
JP (1) JP2740603B2 (ko)
KR (1) KR970000088B1 (ko)

Also Published As

Publication number Publication date
KR930022245A (ko) 1993-11-23
JPH05345438A (ja) 1993-12-27
JP2740603B2 (ja) 1998-04-15

Similar Documents

Publication Publication Date Title
JP2009234260A (ja) ヘッド基板およびサーマルヘッド基板
KR100397645B1 (ko) 서멀 프린트 헤드
KR970000088B1 (ko) 기록헤드 구동장치
JPH05298036A (ja) 記録装置
JP7230666B2 (ja) サーマルプリントヘッド用のドライバｉｃ、サーマルプリントヘッド、および、サーマルプリントヘッドの配線パターン
US5444464A (en) Thermal printer head driving circuit with thermal history based control
JPH04278369A (ja) 発光ダイオードプリントヘッド
JPS6222794B2 (ko)
JP2881631B2 (ja) サーマルプリントヘッド用駆動ｉｃおよびこれを用いたサーマルプリントヘッドならびにこのサーマルプリントヘッドの制御方法
JP4688281B2 (ja) サーマルヘッド
JP3203416B2 (ja) サーマルプリントヘッド
IE55455B1 (en) Semiconductor device,e.g.for controlling a thermal printing head
JP2664870B2 (ja) サーマルヘッド
JPH04296575A (ja) サーマルヘッド
JPH0511458B2 (ko)
JPH0431870B2 (ko)
JP2508810B2 (ja) サ―マルヘッド
KR0151090B1 (ko) 감열기록소자 및 이를 구동하는 구동집적회로의 탑재방법
JPS60230873A (ja) 熱印刷装置
JP2003054041A (ja) 光プリントヘッド及びそれに用いるドライバｉｃ
JP2001063125A (ja) ヘッド駆動用ｉｃ
JPH0550636A (ja) サーマルヘツド
JPH1170687A (ja) サーマルヘッド
JPH0378825B2 (ko)
JP2003063067A (ja) 光プリントヘッド

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee