KR970000074B1 - 혼합 집적회로(hic) 기판의 트리밍 부위 보호방법 - Google Patents

혼합 집적회로(hic) 기판의 트리밍 부위 보호방법 Download PDF

Info

Publication number
KR970000074B1
KR970000074B1 KR1019930024693A KR930024693A KR970000074B1 KR 970000074 B1 KR970000074 B1 KR 970000074B1 KR 1019930024693 A KR1019930024693 A KR 1019930024693A KR 930024693 A KR930024693 A KR 930024693A KR 970000074 B1 KR970000074 B1 KR 970000074B1
Authority
KR
South Korea
Prior art keywords
pattern
trimming
printing
integrated circuit
substrate
Prior art date
Application number
KR1019930024693A
Other languages
English (en)
Other versions
KR950016462A (ko
Inventor
박종호
Original Assignee
대우전자부품 주식회사
서두칠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자부품 주식회사, 서두칠 filed Critical 대우전자부품 주식회사
Priority to KR1019930024693A priority Critical patent/KR970000074B1/ko
Publication of KR950016462A publication Critical patent/KR950016462A/ko
Application granted granted Critical
Publication of KR970000074B1 publication Critical patent/KR970000074B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

내용 없음.

Description

혼합 집적회로(HIC) 기판의 트리밍 부위 보호방법
제1도는 종래의 트리밍 부위 보호방법을 나타내는 개략도이다.
제2도는 본 발명의 트리밍 부위 보호방법을 나타내는 개략도이다.
제3도는 트리밍 부위의 상세도면을 나타낸다.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 12 : 도체패턴
14 : 저항패턴 16 : 보호막 패턴
18 : 트리밍 부위 20 : 트리밍 부위 보호패턴
본 발명은 혼합 집적회로(HIC) 기판의 트리밍 부위 보호방법에 관한 것으로, 특히 박스 패턴형 낙뢰 방지용 저항을 형성하는 혼합 집적회로(HIC) 기판을 트리밍한 후 트리밍 부위를 보호하는 방법에 관한 것이다.
제1도는 종래의 HIC기판의 트리밍 부위 보호방법을 나타내는 개략도이다.
종래에는 기판(1)에 도체패턴(2)을 인쇄하고 건조한 다음, 850℃에서 1차 소성하고, 박스형 낙뢰 방지용 저항패턴(3)을 인쇄하고 건조한 다음 850℃에서 2차 소성을 한 후, 보호막 페이스트를 사용하여 보호막 패턴(4)을 인쇄하고 건조한 다음 500℃에서 3차 소성을 거쳐 트리밍 공정을 행하게 된다.
상기와 같은 종래의 방법은 해당 트리밍 부위를 보호하는 아무런 공정없이 리드 프레임을 삽입하고 솔더링하여 서지(Surqe)에 대한 보호능력을 시험하는 임펄스 테스트를 실시한 다음 제품으로 완성하게 된다.
또한 트리밍시 저항패턴의 부분은 완전히 단절되는 반면 도체패턴(2)과 저항패턴(3)이 겹치는 부분은 두께가 너무 두꺼워 완전히 단절되지 않음으로써, 인가 전압 1000V까지 상승하는데 걸리는 시간 10μS, 500V까지 하강하는데 걸리는 시간이 1000μS로 서지에 대한 보호능력을 시험하기 위해 임펄스 테스트시 전압인가 순간 미세한 전류가 흐르게 되어 트리밍 부위, 특히 제3도에 도시된 (17)번에서 스파크가 발생되어 제품불량을 초래하게 되어, 제품에 장착된 상태에서도 갑작스런 고전압, 즉 낙뢰로부터 보호될 수 없어 제품에 치명적인 결과를 초래하게 된다.
또한 만일 상기와 같은 형상을 방지하기 위해 트래밍시 강력한 빔 파워를 사용하여 도체패턴을 완전히 단절시킬 경우 저항패턴에 열충격이 가해질 수도 있고, 기판 자체에 마이크로 크랙이 발생되어 제품의 신뢰성에 문제가 발생하게 된다.
본 발명은 상기의 제반 문제점을 감안하여 안출된 것으로 트리밍 부위를 트리밍 부위 보호패턴으로 경화용 페이스트를 인쇄하여 150℃에서 30분 동안 경화시킴으로서 트리밍 부위의 기밀을 유지하는 효과를 발휘하여 서지(Surqe)에 대한 보호능력을 향상시킬 수 있도록 한 것이다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
제2도는 본 발명의 트리밍 부위 보호방법을 도시하는 개략도이다.
기판(10)에 도체패턴(12)을 인쇄하고 건조한 다음 850℃에서 1차 소성하고, 저항패턴(14)을 도체패턴(12)위에 인쇄하고 건조한 다음 850℃에서 2차 소성을 하게되며, 상기 2차 소성후 저항패턴(14)위에 보호막 패턴(16)을 인쇄하고 건조한 다음 500℃에서 3차 소성을 하게 된다.
3차 소성후 제3도와 같은 형태로 트리밍을 하여 저항값을 목표값과 일치시킨후 다시 트리밍 부위(18)를 트리밍 부위 보호패턴(15)을 인쇄한 후 150℃에서 30분 동안 경화시키는 공정을 거치게 된다.
상기와 같은 공정을 거쳐 제조된 HIC기판은 리드 프레임이 삽입되고 솔더링 한 다음 서지에 대한 보호능력을 시험하는 임펄스 테스트를 거쳐 완성된다.
이상에서와 같이 이루어진 본 발명의 트리밍 부위 보호방법은 트리밍 부위 보호패턴으로 경화용 페이스트를 인쇄하여 150℃에서 30분 동안 경화시킴으로써 트리밍 부위의 기밀을 유지할 수 있을 뿐만아니라 서지에 대한 보호능력을 향상시킴으로써 궁극적으로 제품의 품질 및 수율 향상을 가져오는 효과가 있다.

Claims (1)

  1. 기판(10)에 도체패턴(12)을 인쇄하고 건조한 다음 850℃에서 실시되는 1차 소성공정과, 저항패턴(14)을 도체패턴(12)위에 인쇄하고 건조한 다음 850℃에서 실시되는 2차 소성공정과, 저항패턴(14) 위에 보호막 패턴(16)을 인쇄하고 건조한 다음 500℃에서 실시되는 3차 소성공정으로 이루어지는 혼합 집적회로기판의 트리밍 방법에 있어서, 상기 트리밍 부위(18)를 보호하기 위하여 해당 트리밍 부위(18)에 경화용 페이스트를 사용하여 트리밍 부위 보호패턴(20)을 인쇄하여 150℃에서 30분 동안 경화시키는 공정으로 이루어진 것을 특징으로 하는 혼합 집적회로(HIC) 기판의 트리밍 부위 보호방법.
KR1019930024693A 1993-11-19 1993-11-19 혼합 집적회로(hic) 기판의 트리밍 부위 보호방법 KR970000074B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930024693A KR970000074B1 (ko) 1993-11-19 1993-11-19 혼합 집적회로(hic) 기판의 트리밍 부위 보호방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930024693A KR970000074B1 (ko) 1993-11-19 1993-11-19 혼합 집적회로(hic) 기판의 트리밍 부위 보호방법

Publications (2)

Publication Number Publication Date
KR950016462A KR950016462A (ko) 1995-06-17
KR970000074B1 true KR970000074B1 (ko) 1997-01-04

Family

ID=19368473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024693A KR970000074B1 (ko) 1993-11-19 1993-11-19 혼합 집적회로(hic) 기판의 트리밍 부위 보호방법

Country Status (1)

Country Link
KR (1) KR970000074B1 (ko)

Also Published As

Publication number Publication date
KR950016462A (ko) 1995-06-17

Similar Documents

Publication Publication Date Title
KR970000074B1 (ko) 혼합 집적회로(hic) 기판의 트리밍 부위 보호방법
US5557252A (en) Thick film circuit board and method of manufacturing the same
KR890001730Y1 (ko) 칩 저항
JPH06169033A (ja) 半導体チップの実装方法
EP0711105A3 (en) Method of forming solder mask
KR950009772B1 (ko) 하이브리드 아이시(ic) 제조방법
JPH05267494A (ja) 半導体回路装置の製造方法
JP3529483B2 (ja) 電子部品のエ−ジング方法
KR890002494Y1 (ko) 칩저항을 탑재한 프린트 기판
KR960010008B1 (ko) 낙뢰 방지용 hic 기판의 트리밍 방법
US7105911B2 (en) Multilayer electronic substrate, and the method of manufacturing multilayer electronic substrate
JP2927004B2 (ja) 集積回路におけるトリミング方法
JPS62210662A (ja) 厚膜回路基板
JPS574139A (en) Semiconductor device and manufacturing process therefor
JPS59143333A (ja) 素子保護用樹脂の被覆方法
US5382754A (en) Electronic part of surface mounted type and its mounting method
JPH0770378B2 (ja) 回路基板
JPH0590071A (ja) レーザトリミング方法
JPH056688Y2 (ko)
JPH01143288A (ja) 厚膜回路形成方法
JPH08171816A (ja) シールド線
JPH0514548Y2 (ko)
JPH05209925A (ja) バーインボード
JPS5627948A (en) Hybrid integrated circuit
KR950023245A (ko) 하이브리드 아이씨 기판제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19991229

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee