KR960043281A - 트랜지스터의 게이트 전극 구조 및 그 형성방법 - Google Patents
트랜지스터의 게이트 전극 구조 및 그 형성방법 Download PDFInfo
- Publication number
- KR960043281A KR960043281A KR1019950011226A KR19950011226A KR960043281A KR 960043281 A KR960043281 A KR 960043281A KR 1019950011226 A KR1019950011226 A KR 1019950011226A KR 19950011226 A KR19950011226 A KR 19950011226A KR 960043281 A KR960043281 A KR 960043281A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- amorphous silicon
- forming
- tungsten
- gate electrode
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 트랜지스터의 게이트 전극 구조 및 그 형성방법이 개시된다.
본 발명은 폴리실리콘층을 기저층으로 하여 그 상부에 비정질실리콘층, 텅스텐 나이트라이드층 및 텅스텐층이 적층된 구조의 게이트 전극을 형성하는데, 텅스텐 나이트라이드층은 비정질실리콘층을 N2가스 분위기에서 반응성 스퍼터링방법으로 열처리한 후 실시하는 텅스텐 증착공정 동안에 형성된다.
따라서, 비정질실리콘층과 텅스텐층 사이에 형성된 텅스텐 나이트라이드층이 이들 두층간의 접착력을 강화시키면서 게이트 전극의 면저항을 감소시키게 되어 소자의 동작속도 향상에 탁월한 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A 및 1D도는 본 발명에 따른 트랜지스터의 게이트 전극 구조 및 그 형성방법을 설명하기 위해 도시한 소자의 단면도.
Claims (5)
- 트랜지스터의 게이트 전극 구조에 있어서, 폴리실리콘층을 기저층으로 하여 그 상부에 비정질실리콘층, 텅스텐 나이트라이드층 및 텅스텐층이 순차적으로 적충된 것을 특징으로 하는 트랜지스터의 게이트 전극 구조.
- 트랜지스터의 게이트 전극 형성방법에 있어서, 실리콘 기판에 P-웰 및 N-웰을 형성한 후, 필드 산화막을 형성하는 단계와, 상기 필드 산화막을 포함한 상기 실리콘 기판의 전체상부에 게이트 산화막을 형성하고, 상기 게이트 산화막상에 폴리실리콘층 및 비정질실리콘층을 순차적으로 형성하는 단계와, 상기 P-웰상의 비정질실리콘층이 N+타입 불순물 이온을, 상기 N-웰상의 비정질실리콘층에 P+타입 불순물 이온을 주입하는 단계와, N2가스 분위기에서 일정 시간동안 열처리공정을 실시한 후, 텅스텐 증착공정을 실시하여 상기 비정질실리콘층상에 텅스텐 나이트라이드층과 텅스텐층을 형성하는 단계와, 게이트전극 마스크를 사용한 리소그라피공정 및 식각공정으로 NMOS 및 PMOS 트랜지스터의 게이트 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 트랜지스터의 게이트 전극 형성방법.
- 제2항에 있어서, 상기 비정질실리콘층은 530 내지 580℃ 온도범위에서 900 내지 1100Å 두께로 형성되는 것을 특징으로 하는 트랜지스터의 게이트 전극 형성방법.
- 제2항에 있어서, 상기 N2가스 분위기에서의 열처리공정은 750 내지 850℃ 온도범위에서 반응성 스퍼터링 방법으로 실시되는 것을 특징으로 하는 트랜지스터의 게이트 전극 형성방법.
- 제2항에 있어서, 상기 비정질 실리콘층과 텅스텐 층 사이에 형성되는 텅스텐 나이트라이드층은 40 내지 60Å정도의 두께로 형성되는 것을 특징으로 하는 트랜지스터의 게이트 전극 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950011226A KR960043281A (ko) | 1995-05-09 | 1995-05-09 | 트랜지스터의 게이트 전극 구조 및 그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950011226A KR960043281A (ko) | 1995-05-09 | 1995-05-09 | 트랜지스터의 게이트 전극 구조 및 그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960043281A true KR960043281A (ko) | 1996-12-23 |
Family
ID=66523744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950011226A KR960043281A (ko) | 1995-05-09 | 1995-05-09 | 트랜지스터의 게이트 전극 구조 및 그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960043281A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367398B1 (ko) * | 1998-12-30 | 2003-02-20 | 주식회사 하이닉스반도체 | 금속 게이트전극 형성방법 |
| KR100654780B1 (ko) * | 2005-10-31 | 2006-12-06 | 삼성전자주식회사 | 반도체 장치 제조방법 |
-
1995
- 1995-05-09 KR KR1019950011226A patent/KR960043281A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367398B1 (ko) * | 1998-12-30 | 2003-02-20 | 주식회사 하이닉스반도체 | 금속 게이트전극 형성방법 |
| KR100654780B1 (ko) * | 2005-10-31 | 2006-12-06 | 삼성전자주식회사 | 반도체 장치 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3019885B2 (ja) | 電界効果型薄膜トランジスタの製造方法 | |
| JP2510751B2 (ja) | 単一集積回路チップ上に高電圧及び低電圧ｃｍｏｓトランジスタを形成するためのプロセス | |
| US5512494A (en) | Method for manufacturing a thin film transistor having a forward staggered structure | |
| KR100882390B1 (ko) | 실리콘 산화막 형성 방법 및 커패시터 및 반도체 장치 제조방법 | |
| KR970052544A (ko) | 반도체 소자의 폴리레지스터 구조 및 그 제조방법 | |
| JP4904472B2 (ja) | 半導体装置の製造方法 | |
| JPH0645603A (ja) | Ｍｏｓ型薄膜トランジスタ | |
| JP2003124475A (ja) | ダブルバーティカルチャネル薄膜トランジスタのｃｍｏｓ装置及びその製造方法 | |
| KR960043281A (ko) | 트랜지스터의 게이트 전극 구조 및 그 형성방법 | |
| JP5177980B2 (ja) | 半導体装置およびその製造方法 | |
| JP3087363B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH1012869A (ja) | 半導体装置およびその製造方法 | |
| KR960035875A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR960019692A (ko) | 반도체 바이씨모스 장치의 제조방법 | |
| KR980005894A (ko) | 반도체 장치의 모스트랜지스터 제조방법 | |
| KR980006461A (ko) | 박막 트랜지스터의 게이트절연막 식각방법 | |
| KR970018701A (ko) | 반도체 장치의 트랜지스터 제조방법 | |
| KR970030927A (ko) | 박막 트랜지스터의 제조 방법 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR970054416A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR960039427A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR960002571A (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR970054392A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR950004457A (ko) | Mos트랜지스터 제조방법 | |
| KR960039209A (ko) | 반도체 소자의 게이트 전극 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |