KR960038572A - 정보처리장치 - Google Patents

정보처리장치 Download PDF

Info

Publication number
KR960038572A
KR960038572A KR1019960013275A KR19960013275A KR960038572A KR 960038572 A KR960038572 A KR 960038572A KR 1019960013275 A KR1019960013275 A KR 1019960013275A KR 19960013275 A KR19960013275 A KR 19960013275A KR 960038572 A KR960038572 A KR 960038572A
Authority
KR
South Korea
Prior art keywords
data
processing apparatus
instruction
extended
bus
Prior art date
Application number
KR1019960013275A
Other languages
English (en)
Other versions
KR100235397B1 (ko
Inventor
토오루 모리카와
노부오 히가키
신야 마애지
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시기가이샤 filed Critical 모리시타 요이찌
Publication of KR960038572A publication Critical patent/KR960038572A/ko
Application granted granted Critical
Publication of KR100235397B1 publication Critical patent/KR100235397B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Advance Control (AREA)
  • Image Processing (AREA)

Abstract

본 발명은 확장연산기가 프로세서의 범용레지스터의 데이터를 소스, 수신처로 하는 확장연산명령을 행하는 경우에 실행시간이 증대하지 않는 정보처리장치를 제공하는 것을 목적으로 한 것이며, 그 구성에 있어서, 프로세서(101)는 확장연산기(102)용 확장연산명령을 해독하고, 필요한 오퍼랜드데이터를 범용레지스터(106)로부터 데이터처리부입력버스(124)를 개재해서 공급한다. 확장연산기(102)는 공급된 오퍼랜드데이터를 사용해서 확장연산을 실행하고, 연산결과를 데이터처리부출력버스(125)를 개재해서 프로세서(101)에 보낸다. 프로세서(101)에서는 보내진 데이타을 범용레지스터(106)에 되기로 한다. 이에 의해 실행시간을 단출할 수 있는 것을 특징으로 한 것이다.

Description

정보처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 있어서 정보처리장치의 구성을 표시한 블록도, 제2도는 동 실시예에 있어서의 확장연산장치에 대한 확장명령의 일예를 표시한 도면, 제3도는 동 실시예에 있어서 정보처리장치에 있어서 파이프라인처리의 상태를 표시한 타임차트.

Claims (11)

  1. 메모리중의 명령에 따라서 데이터를 처리하는 주요데이터처리장치와 부수적인 확정처리장치로 이루어진 정보처리장치에 있어서, 데이터처리장치는, 복수의 데이터유지영역을 가진 데이터유지수단과, 메모리중의 명령을 꺼내는 명령꺼내기수단과, 꺼내진 명령을 해독하고, 확장처리장치에서 실행해야할 확장연산명령을 검출하는 명령검출수단과, 검출된 확장연산명령의 오퍼랜드에 의해서 소스로서 지정된 데이터유지영역과 수신처리로서 지정된 데이터유지영역을 판별하는 오퍼랜드판별수단과, 판별된 소스의 데이터유지영역의데이터를 확장처리장치에 공급하는 데이터공급수단과 확장처리장치로부터 전송되는 연산결과를 판별된 수신처의 데이터유지영역에 격납하는 데이터격납수단을 구비하고 확장처리장치는 꺼내진 명령을 해독해서 확장연산명령을 검출하는 확장명령해독수단과, 데이터공급수단으로부터 공급되는 데이터를 사용해서, 확장명령해독수단에 검출된 확장연산명령을 실행하는 확장실행수단을 구비하고, 데이터처리장치와 확장처리장치는 메모리로부터 꺼내진 명령을 명령검출수단과, 확장명령해독수단에 전송하는 명령버스, 데이터공급수단의 공급데이터를 확장실험수단에 전송하는 제1버스 및 확장실행수단의 연산결과를 데이터격납수단에 전송하는 제2버스에 의해 접속되어 있는 것을 특징으로 하는 정보처리장치.
  2. 제1항에 있어서, 상기 정보처리장치는, 또 복수의 상기 확장처리장치를 구비하고, 각 확장처리장치는 연산종류가 서로 다른 확장연상명령을 실해하고 상기 명령버스는, 메모리로부터 꺼내진 명령을 각 확장명령해독수단에 전송하고 상기 제1버스는 데이터공급수단의 공급데이터를 각 확장실행수단에 전송하고, 상기 제2버스는 각 확장실행수단의 연산결과를 데이터 격납수단에 전송하는 것을 특징으로 하는 정보처리 장치.
  3. 제1항에 있어서, 상기 데이터처리장치는, 또, 연산결과의 상태를 표시하는 표시하는 복수의 플래그를유지하는 플래그레지스터를 구비하고, 상기 데이터공급수단은, 소스의 데이터 유지영역의 데이터공급과 함께 플래그 레지스터의 플래그 확장처리장치에 공급하고, 상기 데이터격납수단은, 연산결과를 수신처의 데이터유지영역에 격납하는 동시에, 확장처리장치로부터의 새로운 플래그를 플래그레지스터에 격납하고, 상기 확장실행수단은, 데이터의공급수단으로부터 공급되는 데이터와 함께 플래그를 사용해서 확장연산명령을 실행하고, 당해 연산의 상태를 표시하는 새로운 플래그를 데이터격납수단에 출력하고, 데이터처리장치와 확장처리장치는, 또 데이터공급수단에 의해 공급되는 프래그를 확장실행수단에 전송하는 제1플래그버스, 및 확장실행수단으로부터의 새로운 플래그를 플래그레지스터에 전송하는 제2플래그버스에 의해 접속되어 있는 것을 특징으로 하는 정보처리장치.
  4. 제2항에 있어서, 상기 데이터처리장치는 적어도 명령인출스테이지와, 명령해독스테이지와 명령실행스테이지를 포함한 파이프라인처리를 행하고, 또, 확장실행수단에 있어서 확장연산의 실행사이 클수에 명령실행스테이지의 사이클수를 일치시키는 스테이지상태관리수단을 구비하고, 상기 확장처리장치는 데이터처리장치에 동기해서 동작하는 것을 특징으로 하는 정보처리 장치.
  5. 제4항에 있어서, 상기 확장실행수단은 확장연산의 실행시에, 명령실행의 최후이 사이클이 되었을때에, 스테이지상태관리수단에 확장연산의 실행종료를 통지하고, 상기 스테이지상태관리수단은 확장연산의 실행종료통지를 받으면, 받은 시점을 실행사이클에서 명령실행스테이지를 종료시키는 것을 특징으로 하는 정보처리장치.
  6. 제4항에 있어서, 상기 데이터처리장치는, 검출수단에 의해 검출된 확장연산명령에 따라서 데이터처리장치의 실행스테이지의 사이클수를 결정하는 결정수단을 구비하고, 상기 스테이지상태관리수단은, 결정된 사이클수의 동안 명령실행스테이지를 계속시키는 것을 특징으로 하는 정보처리장치.
  7. 제1항, 제3항 또는 제4항에 있어서, 상기 명령검출수단은 데이터처리장치로부터 확장처리장치에의 데이터 전송을 지시하는 제1전송명령을 검출하고, 상기 오퍼랜드판별수단은 검출된 제1전송명령의 오퍼랜드에 의해서 소스로서 지정된 데이터유지영역을 판별하고, 상기 데이터공급수단은, 판별된 제1전송명령의 소스의 데이터유지 영역이 데이터를 제1버스에 출력시키고, 상기 확장처리장치는, 또 데이터를 유지하는 입력버퍼를 구비하고, 상기 확장명령해독수단은, 상기 전송명령을 검출한 경우, 제1버스로부터의 데이터를 입력버퍼에 격납하고, 상기 확장명령실행수단은, 3개월이상의 오퍼랜드를 요하는 확장연산명령의 실행에 입력버퍼의 데이터를 사용하는 것을 특징으로 하는 정보처리장치.
  8. 제7항에 있어서, 상기 정보처리장치는, 또 데이터를 기억하는 영역을 가진 퇴피버퍼를 구비하고, 상기확장명령해독수단은 개입중단처리로부터의 복귀명령을 검출하고 상기 데이터처리장치는, 개입중단요구를 받아들이면, 개입중단신호를 확장처리장치에 출력하고, 상기 확장처리장치는 또 개입중단신호를 받으면 상기 입력버퍼의 데이터를 퇴피버퍼에 퇴피시키는 퇴피수단과, 개입중단처리로부터의 복귀명령이 검출되면 퇴피버퍼의 데이터를 상기 입력버퍼에 복귀시키는 복귀수단을 구비한 것을 특징으로 하는 정보처리장치.
  9. 제1항, 제3항,제4항 또는 제7항에 있어서, 상기 확장처리장치는, 또 확장실행수단의 연산결과의 일부를 유지하는 출력버퍼를 구비하고, 상기 확장명령해독수단은, 확장처리장치로부터 데이터처리장치에의 데이터전송을 지시하는 제2전송명령을 해독한 경우, 출력버퍼의 데이터를 제2버스에 출력시키고, 상기 명령검출수단은, 상기 제2전송명령을 검출하고, 상기 오퍼랜드판별수단은 검출된 제2전송명령의 오퍼래드에 의해서 수신처로서 지정된 데이터유지영역을 판별하고, 상기 데이터격납수단은 제2전송명령의 수신처의 데이터유지영역에 제2버스로 부터의 데이터를 격납하는 것을 특징으로 하는 정보처리장치.
  10. 제9항에 있어서, 상기 정보처리장치는 또 복수의 데치터를 기억하는 영역을 가진 퇴피버퍼를 구비하고, 상기 데이터처리장치는 개입중단요구를 받아들이면, 개입중단신호를 확장처리장치에 출력하고, 상기 확장처리 장치는, 또 개입중단신호를 받으면, 상기 입력버퍼 및 출력버퍼의 데이터를 퇴피버퍼에 퇴피시키는퇴피수단과, 개입중단처리로부터의 복귀명령이 검출되면, 퇴피버퍼의 데이터를 상기 입력버퍼 및 출력버퍼에 복귀시키는 복귀수단을 구비하고, 상기 확장명령해독수단은, 개입중단처리로부터의 복귀명령을 검출하면, 그 취지를 복귀수단에 통지하는 것을 특징으로 하는 정보처리장치.
  11. 제9항에 있어서, 상기 확장명령해독수단은, 태스크를 식벽하는 태스크번호를 수반하는 태스크절환명령을 해독하고, 상기 확장처리장치는, 또 , 복수의 상기 입력버퍼와, 동수의 상기 출력버퍼를 쌍으로 해서 구비하고, 해독된 태스크절환명령에 표시되는 태스크번호에 대응시킨 1쌍의 입력버퍼와 출력버퍼에 대한 데이터입출력을 허가하고, 다른 입력버퍼와 출력버퍼에 대한 데이터입출력을 금지하는 태스크관리수단을 구비한 것을 특징으로 하는 정보처리장치.
KR1019960013275A 1995-04-28 1996-04-27 정보처리장치 KR100235397B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7106624A JP2987308B2 (ja) 1995-04-28 1995-04-28 情報処理装置
JP95-106624 1995-04-28

Publications (2)

Publication Number Publication Date
KR960038572A true KR960038572A (ko) 1996-11-21
KR100235397B1 KR100235397B1 (ko) 1999-12-15

Family

ID=14438271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960013275A KR100235397B1 (ko) 1995-04-28 1996-04-27 정보처리장치

Country Status (7)

Country Link
US (1) US5909565A (ko)
EP (1) EP0740249B1 (ko)
JP (1) JP2987308B2 (ko)
KR (1) KR100235397B1 (ko)
CN (1) CN1153155C (ko)
DE (1) DE69619885T2 (ko)
TW (1) TW310409B (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6505290B1 (en) * 1997-09-05 2003-01-07 Motorola, Inc. Method and apparatus for interfacing a processor to a coprocessor
US5864703A (en) * 1997-10-09 1999-01-26 Mips Technologies, Inc. Method for providing extended precision in SIMD vector arithmetic operations
US6052771A (en) * 1998-01-20 2000-04-18 International Business Machines Corporation Microprocessor with pipeline synchronization
US6434689B2 (en) * 1998-11-09 2002-08-13 Infineon Technologies North America Corp. Data processing unit with interface for sharing registers by a processor and a coprocessor
AU782238B2 (en) * 1999-08-30 2005-07-14 Ip Flex Inc. Control program product and data processing system
JP2001092662A (ja) * 1999-09-22 2001-04-06 Toshiba Corp プロセッサコア及びこれを用いたプロセッサ
WO2001069372A2 (en) * 2000-03-10 2001-09-20 Koninklijke Philips Electronics N.V. Method for compiling a program
US7376820B2 (en) 2000-03-16 2008-05-20 Fujitsu Limited Information processing unit, and exception processing method for specific application-purpose operation instruction
JP3957948B2 (ja) 2000-04-12 2007-08-15 富士通株式会社 演算処理装置
US20060095723A1 (en) * 2001-11-05 2006-05-04 Moyer William C Method and apparatus for interfacing a processor to a coprocessor
US7007101B1 (en) * 2001-11-09 2006-02-28 Radisys Microware Communications Software Division, Inc. Routing and forwarding table management for network processor architectures
US7073048B2 (en) * 2002-02-04 2006-07-04 Silicon Lease, L.L.C. Cascaded microcomputer array and method
US7028167B2 (en) * 2002-03-04 2006-04-11 Hewlett-Packard Development Company, L.P. Core parallel execution with different optimization characteristics to decrease dynamic execution path
ATE472134T1 (de) 2002-04-18 2010-07-15 Nxp Bv Prozessor mit mehrfachbefehlsausgabe
AU2003287319B2 (en) * 2002-10-31 2010-06-24 Lockheed Martin Corporation Pipeline coprocessor
US7386704B2 (en) * 2002-10-31 2008-06-10 Lockheed Martin Corporation Pipeline accelerator including pipeline circuits in communication via a bus, and related system and method
US20040103269A1 (en) * 2002-11-27 2004-05-27 Intel Corporation Processor context register mapping
US7254696B2 (en) * 2002-12-12 2007-08-07 Alacritech, Inc. Functional-level instruction-set computer architecture for processing application-layer content-service requests such as file-access requests
US7430652B2 (en) * 2003-03-28 2008-09-30 Tarari, Inc. Devices for performing multiple independent hardware acceleration operations and methods for performing same
US7293159B2 (en) * 2004-01-15 2007-11-06 International Business Machines Corporation Coupling GP processor with reserved instruction interface via coprocessor port with operation data flow to application specific ISA processor with translation pre-decoder
US7765334B2 (en) * 2004-05-12 2010-07-27 Canon Kabushiki Kaisha Electronic apparatus for use with removable storage medium, control method therefor, and program for implementing the method
US7441106B2 (en) 2004-07-02 2008-10-21 Seagate Technology Llc Distributed processing in a multiple processing unit environment
US7395410B2 (en) * 2004-07-06 2008-07-01 Matsushita Electric Industrial Co., Ltd. Processor system with an improved instruction decode control unit that controls data transfer between processor and coprocessor
FR2875982B1 (fr) * 2004-09-28 2006-12-22 Commissariat Energie Atomique Architecture de communication semi-automatique noc pour applications "flots de donnees"
US7619541B2 (en) * 2004-10-01 2009-11-17 Lockheed Martin Corporation Remote sensor processing system and method
US7818724B2 (en) * 2005-02-08 2010-10-19 Sony Computer Entertainment Inc. Methods and apparatus for instruction set emulation
JP4211751B2 (ja) * 2005-03-25 2009-01-21 セイコーエプソン株式会社 集積回路装置
US8145882B1 (en) * 2006-05-25 2012-03-27 Mips Technologies, Inc. Apparatus and method for processing template based user defined instructions
US8032734B2 (en) * 2006-09-06 2011-10-04 Mips Technologies, Inc. Coprocessor load data queue for interfacing an out-of-order execution unit with an in-order coprocessor
US7647475B2 (en) * 2006-09-06 2010-01-12 Mips Technologies, Inc. System for synchronizing an in-order co-processor with an out-of-order processor using a co-processor interface store data queue
US7594079B2 (en) 2006-09-29 2009-09-22 Mips Technologies, Inc. Data cache virtual hint way prediction, and applications thereof
US20080082793A1 (en) * 2006-09-29 2008-04-03 Mips Technologies, Inc. Detection and prevention of write-after-write hazards, and applications thereof
US9946547B2 (en) 2006-09-29 2018-04-17 Arm Finance Overseas Limited Load/store unit for a processor, and applications thereof
JP2008310693A (ja) * 2007-06-15 2008-12-25 Panasonic Corp 情報処理装置
US7930519B2 (en) * 2008-12-17 2011-04-19 Advanced Micro Devices, Inc. Processor with coprocessor interfacing functional unit for forwarding result from coprocessor to retirement unit
FR2942556B1 (fr) * 2009-02-24 2011-03-25 Commissariat Energie Atomique Unite d'allocation et de controle
JP2011138308A (ja) * 2009-12-28 2011-07-14 Sony Corp プロセッサ、コプロセッサ、情報処理システムおよびそれらにおける制御方法
CN101895743B (zh) * 2010-03-11 2013-11-13 宇龙计算机通信科技(深圳)有限公司 一种处理器间编解码数据的传输方法、系统及可视电话
CN103064655A (zh) * 2011-10-20 2013-04-24 知惠科技股份有限公司 模块化程序处理装置
CN106406810B (zh) * 2014-07-02 2019-08-06 上海兆芯集成电路有限公司 微处理器及其方法
US11132203B2 (en) * 2014-08-14 2021-09-28 Texas Instruments Incorporated System and method for synchronizing instruction execution between a central processor and a coprocessor
CN107451090B (zh) * 2016-06-01 2020-09-11 华为技术有限公司 数据处理系统和数据处理方法
CN106371807B (zh) * 2016-08-30 2019-03-19 华为技术有限公司 一种扩展处理器指令集的方法及装置
CN106598059A (zh) * 2017-01-25 2017-04-26 桂林航天工业学院 基于fpga的多旋翼无人机系统
WO2019169582A1 (zh) * 2018-03-07 2019-09-12 华为技术有限公司 处理中断的方法和装置
US11030075B2 (en) * 2018-11-14 2021-06-08 Microsoft Technology Licensing, Llc Efficient register breakpoints
GB2579617B (en) * 2018-12-06 2021-01-27 Advanced Risc Mach Ltd An apparatus and method for handling exception causing events
CN110502278B (zh) * 2019-07-24 2021-07-16 瑞芯微电子股份有限公司 基于RiscV扩展指令的神经网络协处理器及其协处理方法
US11263014B2 (en) * 2019-08-05 2022-03-01 Arm Limited Sharing instruction encoding space between a coprocessor and auxiliary execution circuitry
CN113254070B (zh) * 2020-02-07 2024-01-02 阿里巴巴集团控股有限公司 加速单元、片上系统、服务器、数据中心和相关方法
CN113157636B (zh) * 2021-04-01 2023-07-18 西安邮电大学 协处理器、近数据处理装置和方法
CN117667220B (zh) * 2024-01-30 2024-05-17 芯来智融半导体科技(上海)有限公司 指令处理方法、装置、计算机设备和存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547849A (en) * 1981-12-09 1985-10-15 Glenn Louie Interface between a microprocessor and a coprocessor
US4758950A (en) * 1983-04-18 1988-07-19 Motorola, Inc. Method and apparatus for selectively delaying an interrupt of a coprocessor
DE3486465D1 (de) * 1983-04-18 1998-04-02 Motorola Inc Verfahren und Vorrichtung zum Koordinieren einer Instruktionsausführung durch eine Zusatzdatenverarbeitungseinheit
JPS62151971A (ja) * 1985-12-25 1987-07-06 Nec Corp マイクロ・プロセツサ装置
JPH0679307B2 (ja) * 1987-10-22 1994-10-05 日本電気株式会社 コプロセッサの並行動作制御方式
JPH01147656A (ja) * 1987-12-03 1989-06-09 Nec Corp マイクロプロセッサ
JP2667864B2 (ja) * 1988-03-23 1997-10-27 株式会社日立製作所 データ処理装置
JPH01243167A (ja) * 1988-03-25 1989-09-27 Hitachi Ltd データ処理装置
JP2741867B2 (ja) * 1988-05-27 1998-04-22 株式会社日立製作所 情報処理システムおよびプロセツサ
JP2946952B2 (ja) * 1992-07-31 1999-09-13 ティーディーケイ株式会社 複合型薄膜磁気ヘッド
US5655131A (en) * 1992-12-18 1997-08-05 Xerox Corporation SIMD architecture for connection to host processor's bus

Also Published As

Publication number Publication date
US5909565A (en) 1999-06-01
JPH08305568A (ja) 1996-11-22
TW310409B (ko) 1997-07-11
DE69619885T2 (de) 2002-07-18
EP0740249B1 (en) 2002-03-20
JP2987308B2 (ja) 1999-12-06
DE69619885D1 (de) 2002-04-25
CN1140857A (zh) 1997-01-22
CN1153155C (zh) 2004-06-09
KR100235397B1 (ko) 1999-12-15
EP0740249A1 (en) 1996-10-30

Similar Documents

Publication Publication Date Title
KR960038572A (ko) 정보처리장치
US4916652A (en) Dynamic multiple instruction stream multiple data multiple pipeline apparatus for floating-point single instruction stream single data architectures
EP0689131B1 (en) A computer system for executing branch instructions
KR100234646B1 (ko) 다중 인스트럭션 실행 방법 및 수퍼스칼라 마이크로프로세서
US6233670B1 (en) Superscalar processor with direct result bypass between execution units having comparators in execution units for comparing operand and result addresses and activating result bypassing
KR100404257B1 (ko) 파이프라인 프로세서 아키텍처, 모든 인라인 및 분기인스트럭션을 정확한 구조적인 시퀀스로 프로세서파이프라인에 제공하는 시스템, 및 분기 처리 유닛
JPH02227731A (ja) データ処理システム
JP2000330790A (ja) コンピュータシステム動作方法、コンピュータシステムにおける命令スケジューリング方法およびコンピュータシステム
JPH0823818B2 (ja) 命令群用マイクロコード生成装置及びコンピュータにおける組合せ装置
US5619730A (en) Pipelining device in a parallel processing apparatus and an instruction supplying method therefor
EP0742517B1 (en) A program translating apparatus and a processor which achieve high-speed execution of subroutine branch instructions
KR970002694A (ko) 집적회로 장치와, 디지탈 데이타 처리 및 비디오 디스플레이 신호 발생 시스템
EP0742518B1 (en) Compiler and processor for processing loops at high speed
KR900007135B1 (ko) 우선 선택회로를 갖는 바퍼 스토리지 제어 시스템
EP0499853A2 (en) Memory access scheme
US5175827A (en) Branch history table write control system to prevent looping branch instructions from writing more than once into a branch history table
US20040158695A1 (en) Method and apparatus for handling transfer of guarded instructions in a computer system
KR19980079726A (ko) 프로세서에 저장 인스트럭션을 전송하는 시스템 및 방법
JP2000353091A (ja) コンピュータシステムにおける命令実行方法およびコンピュータシステム
EP0181462B1 (en) Microcode control of a parallel architecture microprocessor
EP1050805A1 (en) Transfer of guard values in a computer system
US20010007125A1 (en) Computer system with debug facility
JP2581565B2 (ja) ガード付命令を実行するデータ処理装置
JP2000231488A (ja) プロセッサ
JPH04220722A (ja) パイプライン処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140902

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 17

EXPY Expiration of term