JPH08305568A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 拡張演算器がプロセッサの汎用レジスタのデ
ータをソース、ディスチネーションとする拡張演算命令
を行う場合に、実行時間が増大しない情報処理装置を提
供することを目的とする。 【構成】 プロセッサ１０１は、拡張演算器１０２用の
拡張演算命令を解読し、必要なオペランドデータを汎用
レジスタ１０６からデータ処理部入力バス１２４を介し
て供給する。拡張演算器１０２は、供給されたオペラン
ドデータを用いて拡張演算を実行し、演算結果をデータ
処理部出力バス１２５を介してプロセッサ１０１に送
る。プロセッサ１０１では、送られたデータを汎用レジ
スタ１０６に書き戻す。これにより実行時間を短縮する
ことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ中の命令に従っ
てデータを処理する主たるデータ処理装置と従たる拡張
処理装置とからなる情報処理装置に関する。

【０００２】

【従来の技術】近年、データ処理装置（以下、プロセッ
サと記す）とともに、用途に応じた特別な演算を高速に
実行する拡張演算器を設けて処理能力の向上が図られて
いる。この拡張演算器の実装方式には、プロセッサに内
蔵する方式や、必要な場合のみ接続して実装する接続方
式などがある。内蔵方式では、拡張演算器を用いない場
合に、コストの増大と消費電力の増大とを引き起こすと
いうデメリットがあるので、性能を劣化させずにプロセ
ッサと拡張演算器とを接続する方式が求められている。

【０００３】従来のプロセッサと拡張演算器を接続した
情報処理装置として、プロセッサが拡張演算器の命令を
解読して、拡張演算器にコマンドを通知することによっ
て、拡張演算を実行させる方式がある。この方式では、
プロセッサからのコマンド転送のオーバーヘッドが生じ
ることが原因で拡張演算器の処理時間が長くかかるとい
う欠点がある。

【０００４】また、特開平１ー２４０９３２号公報で
は、拡張演算器でもパイプライン処理を行うプロセッサ
と同じ命令を同期を取って解読することによりコマンド
転送及びコマンド解読に要する時間を隠す情報処理装置
が考案されている。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
情報処理装置によれば、プロセッサ内の汎用レジスタが
持つデータを用いて、拡張演算器が処理を行う場合や、
拡張演算器が処理を行ったデータをプロセッサが持つ汎
用レジスタに格納する場合には、データを一旦メモリに
保持させて、データを転送するため、実行時間が増大し
性能が劣化するという課題を有していた。

【０００６】また、プロセッサのフラグ格納レジスタが
持つフラグ情報を用いて、拡張演算器が処理を行う場
合、又は、拡張演算器が処理を行ったフラグ情報をプロ
セッサが持つフラグ格納レジスタに格納する場合、フラ
グ情報を一旦メモリに保持することによりフラグ情報を
転送するため、実行時間が増大し性能が劣化するという
課題を有していた。

【０００７】さらに、プロセッサの汎用レジスタが持つ
データ、拡張演算器が処理を行ったフラグ情報を、プロ
セッサが持つ汎用レジスタ、フラグ格納レジスタに格納
する場合に、プロセッサがデータ、又は、フラグ情報を
汎用レジスタ、フラグ格納レジスタに格納を完了するま
で、パイプライン処理を停止させる必要があるため、実
行時間が増大し性能が劣化するという課題を有してい
た。

【０００８】さらに、拡張演算器が処理中に割り込み処
理が生じた場合、処理中のデータを保持することができ
ないので、割り込み処理後に再度拡張演算器が処理する
ため、実行時間が増大し性能が劣化するという課題を有
していた。また、拡張演算器が処理中にタスク切り換え
処理が生じた場合、処理中のデータを保持することがで
きないので、再度タスク切り替え前のタスク処理時に、
拡張演算器が再度処理するため、実行時間が増大し性能
が劣化するという課題を有していた。

【０００９】上記問題点に鑑み本発明は、プロセッサの
汎用レジスタが持つデータを用いて、拡張演算器が処理
を行う場合、又は、拡張演算器が処理を行ったデータを
プロセッサが持つ汎用レジスタに格納する場合におい
て、実行時間が増大しない情報処理装置を提供すること
を目的とする。さらに本発明は、プロセッサの汎用レジ
スタが持つデータを用いて、拡張演算器が処理を行う場
合、又は、拡張演算器が処理を行ったデータをプロセッ
サが持つ汎用レジスタに格納する場合、高速に処理し、
拡張演算器を必要としない場合、回路規模の増大による
コスト上昇と消費電力の増大とを抑止する情報処理装置
を提供することを目的とする。

【００１０】また本発明は、プロセッサの汎用レジスタ
が持つデータを用いて、拡張演算器が処理を行う、又
は、拡張演算器が処理を行ったデータをプロセッサが持
つ汎用レジスタに格納する場合において、プロセッサの
パイプラインを乱すことなく高速に実行する情報処理装
置を提供することを目的とする。さらに本発明は、プロ
セッサのフラグ格納レジスタが持つフラグ情報を用い
て、拡張演算器が処理を行う場合、又は、拡張演算器が
処理を行ったフラグ情報をプロセッサが持つフラグ格納
レジスタに格納する場合、実行時間が増大し性能が劣化
しない情報処理装置を提供することを目的とする。

【００１１】さらに本発明は、拡張演算器が複数のオペ
ランドを処理する場合、チップ面積の増大によるコスト
上昇と消費電力の増大とを抑止する情報処理装置を提供
することを目的とする。また本発明は、拡張演算器が処
理中に割り込み処理が生じた場合、実行時間が増大と性
能が劣化とを抑止する情報処理装置を提供することを目
的とする。

【００１２】さらに本発明は、拡張演算器が処理中にタ
スク切り換え処理が生じた場合、実行時間が増大と性能
が劣化とを抑止する情報処理装置を提供することを目的
とする。

【００１３】

【課題を解決するための手段】上記課題を解決するた
め、請求項１の発明は、メモリ中の命令に従ってデータ
を処理する主たるデータ処理装置と従たる拡張処理装置
とからなる情報処理装置であって、データ処理装置は、
複数のデータ保持領域を有するデータ保持手段と、メモ
リ中の命令を取り出す命令取り出し手段と、取り出され
た命令を解読し、拡張処理装置で実行すべき拡張演算命
令を検出する命令検出手段と、検出された拡張演算命令
のオペランドで指定されたソースのデータ保持領域とデ
スティネーションのデータ保持領域とを判別するオペラ
ンド判別手段と、判別されたソースのデータ保持領域の
データを拡張処理装置に供給するデータ供給手段と、拡
張処理装置から伝送される演算結果を、判別されたデス
ティネーションのデータ保持領域に格納するデータ格納
手段とを備え、拡張処理装置は、取り出された命令を解
読して拡張演算命令を検出する拡張命令解読手段と、デ
ータ供給手段から供給されるデータを用いて、拡張命令
解読手段に検出された拡張演算命令を実行する拡張実行
手段とを備え、データ処理装置と拡張処理装置とは、メ
モリから取り出された命令を命令検出手段と拡張命令解
読手段とに伝送する命令バス、データ供給手段の供給デ
ータを拡張実行手段に伝送する第１のバス、及び、拡張
実行手段の演算結果をデータ格納手段に伝送する第２の
バスにより接続されている。

【００１４】請求項２の発明は、請求項１に加えて、演
算種類が互いに異なる拡張演算命令を実行する複数の前
記拡張処理装置を備えている。請求項３の発明は、請求
項１の情報処理装置において前記データ処理装置が、さ
らに、演算結果の状態を表す複数のフラグを保持するフ
ラグレジスタを備え、前記データ供給手段は、ソースレ
ジスタのデータ供給とともに、フラグレジスタのフラグ
を拡張処理装置に供給し、前記データ格納手段は、演算
結果をディスチネーションのデータ保持領域に格納する
とともに、拡張処理装置からの新たなフラグをフラグレ
ジスタに格納し、前記拡張実行手段は、データ供給手段
から供給されるデータとともにフラグを用いて拡張演算
命令を実行し、当該演算の状態を表す新たなフラグをデ
ータ格納手段に出力し、データ処理装置と拡張処理装置
とは、さらに、データ供給手段により供給されるフラグ
を拡張実行手段に伝送する第１のフラグバス、及び、拡
張実行手段からの新たなフラグをフラグレジスタに伝送
する第２のフラグバスにより接続されている。

【００１５】請求項４の発明は、請求項２の情報処理装
置において前記データ処理装置が、少なくとも命令フェ
ッチステージと、命令解読ステージと命令実行ステージ
とを含むパイプライン処理を行い、さらに、拡張実行手
段における拡張演算の実行サイクル数に、命令実行ステ
ージのサイクル数を一致させるステージ状態管理手段と
を備え、前記拡張処理装置は、データ処理装置に同期し
て動作する。

【００１６】請求項５の発明は、請求項４の情報処理装
置において、前記拡張実行手段が、拡張演算の実行に際
して、命令実行の最後のサイクルになったときに、ステ
ージ状態管理手段に拡張演算の実行終了を通知し、前記
ステージ状態管理手段は、拡張演算の実行終了通知を受
けると、受けた時点の実行サイクルで命令実行ステージ
を終了させる。

【００１７】請求項６の発明は、請求項４の情報処理装
置において、前記データ処理装置が、検出手段により検
出された拡張演算命令に応じて、データ処理装置の実行
ステージのサイクル数を決定する決定手段を備え、前記
ステージ状態管理手段は、決定されたサイクル数の間命
令実行ステージを継続させる。請求項７の発明は、請求
項１、３または４の情報処理装置において、前記命令検
出手段が、データ処理装置から拡張処理装置へのデータ
転送を指示する第１の転送命令を検出し、前記オペラン
ド判別手段は、検出された第１の転送命令のオペランド
でソースとして指定されたデータ保持領域を判別し、前
記データ供給手段は、判別された第１の転送命令のソー
スのデータ保持領域のデータを第１のバスに出力させ
る。前記拡張処理装置は、さらに、データを保持する入
力バッファを備え、前記拡張命令解読手段は、前記転送
命令を検出した場合、第１のバスからのデータを入力バ
ッファに格納し、前記拡張命令実行手段は、３つ以上の
オペランドを要する拡張演算命令の実行に入力バッファ
のデータを用いる。

【００１８】請求項８の発明は、請求項７の情報処理装
置において、さらに、データを記憶する領域を有する退
避バッファを備え、前記データ処理装置は、割込み要求
を受け付けると、割込み信号を拡張処理装置に出力し、
前記拡張命令解読手段は、割込み処理からの復帰命令を
検出し、前記拡張処理装置は、さらに割込み信号を受け
ると前記入力バッファのデータを退避バッファに退避さ
せる退避手段と、割り込み処理からの復帰命令が検出さ
れると、退避バッファのデータを前記入力バッファに復
帰させる復帰手段とを備える。

【００１９】請求項９の発明は、請求項７において、前
記拡張処理装置が、さらに拡張実行手段の演算結果の一
部を保持する出力バッファを備え、前記拡張命令解読手
段は、拡張処理装置からデータ保持手段へのデータ転送
を指示する第２の転送命令を検出した場合、出力バッフ
ァのデータを第２のバスに出力し、前記命令検出手段
は、前記第２の転送命令を検出し、前記オペランド判別
手段は、検出された第２の転送命令のディスチネーショ
ンのデータ保持領域を判別し、前記データ格納手段は、
第２の転送命令のディスチネーションのデータ保持領域
に第２のバスからのデータを格納する。

【００２０】請求項１０の発明は、請求項９の情報処理
装置において、さらに複数のデータを記憶する領域を有
する退避バッファを備え、前記データ処理装置は、割込
み要求を受け付けると、割込み信号を拡張処理装置に出
力し、前記拡張処理装置は、さらに割込み信号を受ける
と、前記入力バッファおよび出力バッファのデータを退
避バッファに退避させる退避手段と、割り込み処理から
の復帰命令が検出されると、退避バッファのデータを前
記入力バッファ及び出力バッファに復帰させる復帰手段
と、を備え、前記拡張命令解読手段は、割込み処理から
の復帰命令を検出すると、その旨を復帰手段に通知す
る。

【００２１】請求項１１の発明は、請求項９の情報処理
装置において、前記拡張命令解読手段が、タスクを識別
するタスク番号を伴うタスク切り替え命令を解読し、前
記拡張処理装置は、さらに、複数の前記入力バッファ
と、同数の前記出力バッファとを対にして備え、解読さ
れたタスク切り替え命令に示されるタスク番号に対応さ
せた１対の入力バッファと出力バッファに対するデータ
入出力を許可し、他の入力バッファと出力バッファに対
するデータ入出力を禁止するタスク管理手段を備える。

【００２２】

【作用】上記課題を解決するため、請求項１の発明に係
る情報処理装置では、データ処理装置は、拡張処理装置
用の拡張演算命令を解読し、拡張処理装置が必要とする
オペランドデータをデータ保持手段から第１のバスを介
して供給する。拡張処理装置は、供給されたオペランド
データを用いて拡張演算を実行し、演算結果を第２のバ
スを介してデータ処理装置に送り返す。データ処理装置
では、データ格納手段が送り返されたデータをデータ保
持手段に書き戻す。これにより、拡張処理装置がデータ
処理装置のデータ保持手段のデータを用いて演算する場
合に、一旦メモリを介してデータ転送する必要がなくな
り、データ処理装置と拡張処理装置との間で直接データ
の受け渡しをするので、処理能力の高い情報処理装置を
実現することができる。

【００２３】請求項２の発明に係る情報処理装置では、
請求項１に加えて、演算種類が互いに異なる拡張演算命
令を実行する複数の前記拡張処理装置を備える。したが
って同時に複数の拡張処理装置を接続して、多様な拡張
演算命令が混在するプログラムを高速に実行することが
できる。請求項３の発明に係る情報処理装置では、請求
項１の情報処理装置に対して、複数のフラグもオペラン
ドデータと同様に、データ処理装置と拡張処理装置との
間で直接受け渡しをするので、より処理能力の高い情報
処理装置を実現することができる。

【００２４】請求項４の発明に係る情報処理装置では、
請求項２の情報処理装置に対して、ステージ状態管理手
段が、前記拡張処理装置の拡張演算実行ステージとデー
タ処理装置の実行ステージとで、実際のステージのサイ
クル数を合わせるので、データ処理装置のパイプライン
動作を乱すことなく、拡張演算命令の実行と、データ処
理装置の命令実行との移行をスムーズに行うことができ
る。

【００２５】請求項５の発明に係る情報処理装置では、
請求項４の情報処理装置に対して、ステージ状態管理手
段は、拡張実行手段から拡張演算の実行終了通知を受け
ることにより、データ処理装置の命令実行ステージを終
了させる。これにより、前記実行終了通知を伝達する信
号線を追加することにより、パイプライン動作を乱さ
ず、簡単な構成で拡張演算命令への移行をスムーズに行
うことができる。

【００２６】請求項６の発明に係る情報処理装置では、
請求項４の情報処理装置において、前記データ処理装置
が、検出手段により検出された拡張演算命令に応じて、
データ処理装置の実行ステージのサイクル数を決定する
決定手段を備え、前記ステージ状態管理手段は、決定さ
れたサイクル数の間命令実行ステージを継続させる。こ
れにより、データ処理装置と拡張処理装置との間に信号
線を追加することなく、また、複数の拡張処理装置の接
続に好適した構成が実現できる。

【００２７】請求項７の発明に係る情報処理装置では、
請求項１、３または４の情報処理装置において、第１の
転送命令により、拡張演算命令に必要なオペランドデー
タを事前に入力バッファに格納する。これにより、３つ
以上のオペランドを要する拡張演算命令の実行に好適し
た情報処理装置を実現することができる。請求項８の発
明に係る情報処理装置では、請求項７の情報処理装置に
おいて、割り込み処理の開始時に入力バッファのデータ
を退避バッファに退避させ、割り込み処理からの復帰時
に退避バッファのデータを入力バッファに復帰させる。
これにより、割り込み処理への移行を迅速にすることが
できる。

【００２８】請求項９の発明に係る情報処理装置では、
請求項７において、出力バッファは、拡張実行手段の演
算結果の一部を保持する。第２の転送命令により出力バ
ッファのデータがデータ保持手段に格納される。これに
より、拡張演算の結果、複数のデータが生成される場合
でも、演算結果をデータ保持手段に高速に格納すること
ができる。

【００２９】請求項１０の発明に係る情報処理装置で
は、請求項９の情報処理装置において、割り込み処理の
開始時に入力バッファと出力バッファの双方のデータを
退避バッファに退避させ、割り込み処理からの復帰時に
退避バッファのデータを入力バッファと出力バッファの
双方に復帰させる。これにより、割り込み処理への移行
を迅速にすることができ、より柔軟な拡張演算をするこ
とができる。

【００３０】請求項１１の発明に係る情報処理装置で
は、請求項９の情報処理装置において、タスク管理手段
は、複数のタスクを処理する場合に、各タスクに対応し
て１対の入力バッファと出力バッファとが使用される。
これにより、高速なタスクスイッチを実現できる。

【００３１】

【実施例】

＜第１実施例＞図１は、本発明の第１の実施例における
情報処理装置の構成を示すブロック図である。この情報
処理装置は、プロセッサ１０１、拡張演算器１０２、メ
モリ１０３を備え、データ処理部入力バス１２４、デー
タ処理部出力バス１２５、命令供給バス１２６、データ
バス１２７、データバス１２８、フラグデータバス１３
０、フラグデータバス１３１により同図に示すように接
続されている。

【００３２】プロセッサ１０１は、デコーダ１０４、制
御回路１０５、汎用レジスタ１０６、フラグ格納レジス
タ１０８、命令レジスタ１１２、マイクロ命令レジスタ
１１３、データラッチ１１４、レジスタライトバッファ
１１６、メモリライトバッファ１１７、拡張演算器用デ
ータラッチ１１８、状態管理部１２９、パイプラインラ
ッチ１４３ パイプラインラッチ１４３パイプラインラ
ッチ１４３、ドライバ１２１〜１２３、１３２〜１３
５、第１データ処理部１４０、第２データ処理部１４１
を備え、命令フェッチステージ、命令解読ステージ、第
１実行ステージ、第２実行ステージ、書き込みステージ
をからなる５段のパイプライン処理によりメモリ１０３
の命令を実行する。メモリ１０３の命令にはプロセッサ
１０１に対する命令（以後、プロセッサ命令と呼ぶ）と
拡張演算器１０２に対する命令（以後、拡張命令と呼
ぶ）とが存在するが、プロセッサ１０１は、命令解読ス
テージにおいて、拡張命令を解読した場合に、当該命令
のオペランドで指定されたソースデータを汎用レジスタ
１０６から読み出して拡張演算器１０２に供給し、さら
に拡張演算器１０２による演算結果を汎用レジスタ１０
６に格納するよう構成されている。本実施例ではプロセ
ッサ１０１は３２ビットプロセッサとし、特に明記して
いない限りバス幅も３２ビットであるものとする。

【００３３】拡張演算器１０２は、デコーダ１０９、制
御回路１１０、命令レジスタ１１９、マイクロ命令レジ
スタ１２０、第１〜第３パイプラインラッチ１６０〜１
６２、第１拡張処理部１５０、第２拡張処理部１５１、
第３拡張処理部１５２、第４拡張処理部１５３を備え、
拡張演算器１０２は、拡張演算として例えば乗算、除
算、積和演算、ビットフィールド演算、ストリング演
算、飽和演算、キューイング処理、コンテキスト切り替
え処理、フィルタリング処理などを実行する複数の拡張
演算器の１つであり、用途に応じて必要とされる演算種
類をサポートする拡張演算器が備えられる。本実施例で
は、演算種類を乗算とし、命令解読ステージ、第１〜第
４実行ステージからなるパイプライン処理により乗算を
実行するものとする。乗算を指示する拡張命令の一例を
図２に、示す。同図において、「MULQDm,Dn」は、ソー
スレジスタＤｍ（符号付き３２ビット整数）とソースレ
ジスタＤｎ（符号付き３２ビット整数）の内容を乗算
し、結果（６４ビット）の下位３２ビットをディスチネ
ーションレジスタＤｎに、上位３２ビットを汎用レジス
タ１０６中の乗算レジスタＭＲに格納する。「MULQ imm
8,Dn」は、８ビット即値データを３２ビット整数に符号
拡張した値とソースレジスタＤｎ（符号付き３２ビット
整数）の内容を乗算し、結果をレジスタＤｎ、ＭＲに格
納する。「MULQ imm16,Dn」、「MULQ imm32,Dn」も同様
である。

【００３４】メモリ１０３は、プロセッサ命令及び拡張
命令からなるプログラムと、プロセッサ１０１と拡張演
算器１０２とで用いるデータとを記憶する。デコーダ１
０４は、メモリ１０３から命令供給バス１２６、命令レ
ジスタ１１２を介してフェッチされたプロセッサ命令及
び拡張命令を命令解読ステージにおいて解読し、当該命
令を実現するマイクロ命令を出力する。より詳しくいう
と、デコーダ１０４は、解読の結果が拡張命令である場
合（図２の例では、命令コードの上位４ビットがＦＨの
場合）には、(1)拡張命令のオペランドで指定されたソ
ースレジスタを読み出すマイクロ命令と、(2)ソースレ
ジスタから読み出されたデータを拡張演算器用データラ
ッチ１１８にラッチさせるマイクロ命令と、(3)フラグ
格納レジスタ１０８のフラグデータをフラグデータバス
１３０にドライバ１３４を介して出力させるマイクロ命
令と、(4)第１、第２データ処理部１４０に対するＮＯ
Ｐ(no operation)を指示するマイクロ命令と、(5)拡張
演算器１０２の演算結果をオペランドで指定されたディ
スチネーションレジスタに格納させるマイクロ命令と、
(6)拡張演算器１０２からのフラグデータをドライバ１
３５を介してフラグ格納レジスタ１０８に格納するマイ
クロ命令とを発行する。このうち前三者のマイクロ命令
は、マイクロ命令レジスタ１１３を経由しないで直接制
御回路１０５に出力され、他のマイクロ命令は、マイク
ロ命令レジスタ１１３を経由して制御回路１０５に出力
される。従って、前三者のマイクロ命令は、命令解読ス
テージにおいて先行的に実行される。また、上記マイク
ロ命令は、上記(1)〜(6)を内容とするものであれば良
く、１つのマイクロ命令でも複数のマイクロ命令でもよ
い。

【００３５】さらにデコーダ１０４は、拡張命令の種別
に応じて継続数を決定し、その継続数を状態管理部１２
９に出力する。ここで、継続数とは、プロセッサ１０１
の実行ステージ数と拡張演算器１０２の実行ステージ数
との差を表し、拡張命令実行中にプロセッサ１０１が追
加すべきアイドル状態（ＮＯＰ）の実行ステージ数を指
す。本実施例では、拡張演算器１０２、プロセッサ１０
１の実行ステージ数はそれぞれ４段、２段であるので、
デコーダ１０４は、解読の結果、拡張命令が乗算命令で
ある場合（図２の例では、命令コードの上位８ビットが
Ｆ６Ｈ、Ｆ９Ｈ、ＦＢＨである場合）には継続数を２と
決定する。

【００３６】プロセッサの制御回路１０５は、デコーダ
１０４から直接あるいはマイクロ命令レジスタ１１３を
介して入力されるマイクロ命令を各種制御信号に変換す
るとともに、パイプライン処理を制御する回路である。
拡張命令の解読結果として上記(1)、(2)、(3)のマイク
ロ命令が入力された場合には、当該命令の実行ステージ
に先行して当該命令の解読ステージにおいて、汎用レジ
スタ１０６の指定されたレジスタの読み出し信号及びド
ライバ１２２を開く制御信号と、拡張演算器用データラ
ッチ１１８にラッチさせる制御信号と、ドライバ１３４
を開く制御信号とを出力する。また、上記(5)、(6)のマ
イクロ命令が入力された場合には、汎用レジスタ１０６
にラッチさせる制御信号及び汎用レジスタ１０６の指定
されたレジスタの書き込み信号と、ドライバ１３５を開
く制御信号とを出力する。

【００３７】汎用レジスタ１０６は、３２ビットデータ
を保持するレジスタＤ０〜Ｄ３、乗算結果の上位３２ビ
ットを保持する乗算レジスタＭＲを備える。命令レジス
タ１１２は、制御回路１０５の制御により、命令供給バ
ス１２６を介してメモリ１０３からフェッチされた命令
をデコーダ１０４へ出力する。この出力は、命令フェッ
チステージから命令解読ステージに変化する毎に、次の
命令に切り替えられる。

【００３８】フラグ格納レジスタ１０８は、プロセッサ
ステータスを表す各種フラグを保持し、プロセッサ１０
１の第２データ処理部１４１で生成されるフラグと、拡
張演算器１０２の第４拡張処理部１５３で生成されるフ
ラグとの双方が制御回路１０５の制御により反映され
る。マイクロ命令レジスタ１１３は、制御回路１０５の
制御により、デコーダ１０４からのマイクロ命令を制御
回路１０５へ出力する。この出力は、命令解読ステージ
から第１実行ステージに変化する毎に次のマイクロ命令
（又はマイクロ命令列）に切り替えられる。

【００３９】データラッチ１１４は、制御回路１０５か
らの制御により、データ処理部入力バス１２４介して汎
用レジスタ１０６から読み出されたオペランドデータを
第１データ処理部１４０へ出力する。この出力は、命令
解読ステージから第１実行ステージに変化する毎に切り
替えられる。レジスタライトバッファ１１６は、第２実
行ステージ終了後に、制御回路１０５の制御により、デ
ータ処理部出力バス１２５からのデータを汎用レジスタ
１０６へ出力する。

【００４０】メモリライトバッファ１１７は、第２実行
ステージ終了後に、制御回路１０５の制御により、デー
タ処理部出力バス１２５からのデータをデータバス１２
８上へへ出力する。拡張演算器用データラッチ１１８
は、命令解読ステージから第１実行ステージに変化する
ときに、制御回路１０５の制御により、データ処理部入
力バス１２４を経由するレジスタデータを拡張演算器１
０２へ出力する。

【００４１】プロセッサのドライバ１２１は、制御回路
１０５の制御によりゲートを開いて、データバス１２７
を経由するメモリ１０３のデータをデータ処理部入力バ
ス１２４へ伝達するドライバである。ドライバ１２２
は、制御回路１０５の制御によりゲートを開いて、汎用
レジスタ１０６からデータ処理部入力バス１２４へデー
タを伝達するドライバである。

【００４２】ドライバ１２３は、制御回路１０５の制御
によりゲートを開いて、第２データ処理部１４１からデ
ータ処理部出力バス１２５へデータを伝達するドライバ
である。データ処理部入力バス１２４は、プロセッサ１
０１内部では汎用レジスタ１０６、メモリ１０３からの
データを第１データ処理部１４０及び拡張演算器用デー
タラッチ１１８に伝達し、拡張演算器１０２内部では拡
張演算器用データラッチ１１８からのデータを第１拡張
処理部１５０に伝達する。注目すべき点は、データ処理
部入力バス１２４が、プロセッサ１０１内部の汎用レジ
スタ１０６のデータを拡張演算器用データラッチ１１８
を通して拡張演算器１０２の第１拡張処理部１５０に伝
達する点である。このバスは、本実施例では３２ビット
×２本のビット数であるものとする。

【００４３】データ処理部出力バス１２５は、プロセッ
サ１０１内の第２データ処理部１４１から、及び、拡張
演算器１０２内の第１の拡張処理部１５３から、プロセ
ッサ１０１内のレジスタライトバッファ１１６、メモリ
ライトバッファ１１７へ実行結果を伝達する。データ処
理部出力バス１２５は、プロセッサの第１データ処理部
１４０と拡張演算器の第２拡張処理部１５３とで処理さ
れたデータを、汎用レジスタ１０６メモリ１０３とのデ
ータに伝達するバスである。このバスは、本実施例では
３２ビット×２本のビット数であるものとする。

【００４４】命令供給バス１２６は、メモリ１０３に格
納された命令を、プロセッサ１０１内の命令レジスタ１
１２と拡張演算器１０２内の命令レジスタ１１９とに伝
達するバスである。データバス１２７は、メモリ１０３
に格納されたデータを、ドライバ１２１を介してデータ
処理部入力バス１２４に、伝達する。

【００４５】データバス１２８は、データ処理部出力バ
ス１２５からのデータをメモリライトバッファ１１７を
介してメモリ１０３へ伝達する。状態管理部１２９は、
プロセッサ１０１の全てのパイプラインステージの状態
を管理し、現在のステージの次のサイクルで次の処理に
移るか、現在のステージをそのまま継続するかを管理す
る。より詳しくいうと、状態管理部１２９は、パイプラ
インステージの状態を表すフラグ情報を保持する。フラ
グ情報は、現在のステージの次のサイクルで次の処理に
移ることを表す「次ステージ実行状態」と、次のサイク
ルで現在のステージをそのまま継続することを表す「現
ステージ継続状態」とを表す。デコーダ１０４によりプ
ロセッサ命令が解読された場合には、フラグ情報は「次
ステージ実行状態」を示し、第１実行ステージと第２実
行ステージとの２ステージ分で命令実行が終了する。デ
コーダ１０４により拡張命令が解読された場合には、デ
コーダ１０４から上記の継続数が通知され、第２次実行
ステージにおいて当該継続数分のステージ数が「現ステ
ージ継続状態」となる。例えば継続数２が通知される
と、フラグ情報は、第１実行ステージでは「次ステージ
実行状態」を示し、第２実行ステージでは「現ステージ
継続状態」→「現ステージ継続状態」→「次ステージ継
続状態」変化する。このようにして、状態管理部１２９
は、拡張演算器１０２における拡張命令の実行ステージ
数に、プロセッサ１０１における実行ステージ数を合わ
せるように状態を管理する。

【００４６】フラグデータバス１３０は、フラグ格納レ
ジスタ１０８のフラグデータを拡張演算器１０２伝達す
るバスである。このバスはフラグ数と同数のビット幅で
よい。フラグデータバス１３１は、第４拡張処理部１５
３で処理されたフラグデータを、プロセッサ１０１内の
フラグ格納レジスタ１０８に伝達するバスである。この
バスもフラグ数と同数のビット幅でよい。

【００４７】ドライバ１３２は、プロセッサの制御回路
１０５の制御によりゲートを開いて、フラグ格納レジス
タ１０８から第１データ処理部１４０へフラグデータを
伝達するドライバである。ドライバ１３３は、制御回路
１０５の制御によりゲートを開いて、第２データ処理部
１４１からフラグ格納レジスタ１０８へフラグデータを
伝達するドライバである。

【００４８】ドライバ１３４は、制御回路１０５の制御
によりゲートを開いて、フラグ格納レジスタ１０８から
拡張演算器１０２へフラグデータを伝達するドライバで
ある。ドライバ１３５は、制御回路１０５の制御により
ゲートを開いて、拡張演算器１０２からフラグ格納レジ
スタ１０８へ、フラグデータを伝達するドライバであ
る。

【００４９】第１データ処理部１４０は、制御回路１０
５の制御により第１実行ステージにおけるデータ処理を
行う。デコーダ１０４により拡張命令が解読された場合
には、制御回路１０５の制御によりアイドル状態（ＮＯ
Ｐ）となる。第２データ処理部１４１は、プロセッサ１
０１の第２実行ステージにおけるデータ処理を行う。デ
コーダ１０４により拡張命令が解読された場合には、制
御回路１０５の制御によりアイドル状態（ＮＯＰ）とな
る。

【００５０】パイプラインラッチ１４３は、第１実行ス
テージから第２実行ステージに変化するときに、パイプ
ライン制御を行うプロセッサの制御回路１０５からの制
御により、プロセッサの第１データ処理部１４０から、
第２データ処理部１４１へ、ラッチを開いてデータを伝
達する。同図の拡張演算器１０２において、デコーダ１
０９は、メモリ１０３から命令供給バス１２６、命令レ
ジスタ１１２を介してフェッチされた命令を命令解読ス
テージにおいて解読する。解読の結果が拡張命令である
場合には、拡張命令のＯＰコードが示す演算内容を実現
するマイクロ命令を発行する。ここで注意すべきは、拡
張命令のオペランドにレジスタが対して（例えば図２の
乗算命令）、オペランドデータの読み出し及び書き込み
を指示するマイクロ命令を発行する必要がない点であ
る。オペランドレジスタの読み出し及び書き込みはプロ
セッサ１０１により実行されるからである。

【００５１】制御回路１１０は、デコーダ１０９からマ
イクロ命令レジスタ１２０を介して入力されるマイクロ
命令を各種制御信号に変換するとともに、パイプライン
処理を制御する回路である。命令レジスタ１１９は、命
令供給バス１２６を介してメモリ１０３からフェッチさ
れた命令をデコーダ１０９へ出力する。この出力は、命
令フェッチステージから命令解読ステージに変化する毎
に、次の命令に切り替えられる。

【００５２】マイクロ命令レジスタ１２０は、命令解読
ステージから第１実行ステージに変化するときに、パイ
プライン制御を行う制御回路１１０からの制御により、
デコーダ１０９からのマイクロ命令を制御回路１１０出
力する。この出力は、命令解読ステージから第１実行ス
テージに変化する毎に次のマイクロ命令（又はマイクロ
命令列）に切り替えられる。

【００５３】第１拡張処理部１５０は、拡張演算器１０
２の第１実行ステージにおけるデータ処理を行う。第２
拡張処理部１５１は、拡張演算器１０２の第２実行ステ
ージにおけるデータ処理を行う。第１拡張処理部１５２
は、拡張演算器１０２の第３実行ステージにおけるデー
タ処理を行う。

【００５４】第１拡張処理部１５３は、拡張演算器１０
２の第４実行ステージにおけるデータ処理を行う。第１
パイプラインラッチ１６０は、第１実行ステージから第
２実行ステージに変化するときに、制御回路１１０の制
御により、第１拡張処理部１５０から第２拡張処理部１
５１へラッチを開いてデータを伝達する。

【００５５】第２パイプラインラッチ１６１は、第２実
行ステージから第３実行ステージに変化するときに、制
御回路１１０の制御により、第２拡張処理部１５１から
第３拡張処理部１５２へラッチを開いてデータを伝達す
る。第３パイプラインラッチ１６２は、第３実行ステー
ジから第４実行ステージに変化するときに、制御回路１
１０からの制御により第３拡張処理部１５２から第４拡
張処理部１５３へラッチを開いてデータを伝達する。

【００５６】以上のように構成され本発明の第１の実施
例における情報処理装置について、その動作を説明す
る。図３は、拡張演算器１０２において、プロセッサ１
０１の汎用レジスタ１０６とフラグ格納レジスタ１０８
とのデータを処理を行い、処理結果をデータを汎用レジ
スタ１０６とフラグ格納レジスタ１０８とに格納する動
作について、パイプライン処理の状態を表すタイムチャ
ートを示す。

【００５７】同図において、”IF1”はプロセッサにお
いて拡張命令をフェッチするステージである。”DP1”
はプロセッサにおいて拡張命令を解読するステージであ
る。”EXP1”、”EXP2”はそれぞれプロセッサにおいて
拡張命令を実行する（ＮＯＰ）第１、第２ステージであ
る。”WB1”はプロセッサにおいて拡張演算器の演算結
果を書き込むステージである。”DE1”は拡張演算器に
おいて拡張命令を命令解読するステージである。”EXE
1”、”EXE2”、”EXE3”、”EXE4”は、それぞれ拡張
演算器において拡張命令を実行する第１、第２、第３、
第４ステージである。”次IF”はプロセッサにおいてIF
1でフェッチされた次の命令をフェッチするステージで
ある。”次DP”はプロセッサにおいて次の命令を解読す
るステージである。”次EXP1”、”次EXP2”は、それぞ
れプロセッサにおいて次の命令を実行する第１、第２ス
テージである。

【００５８】時刻１において、プロセッサの命令フェッ
チステージ（IF1）では、メモリ１０３は、命令をメモ
リからプロセッサと拡張演算器とへの命令供給バス１２
６に載せる。時刻１から時刻２に変化するとき、プロセ
ッサ１０１の制御回路１０５は、IF1からDP1へ移行させ
るため、プロセッサの命令レジスタ１１２を開ける。拡
張演算器１０２の制御回路１１０は、IF1からDE1へ移行
させるため、命令レジスタ１１９を開ける。

【００５９】時刻２において、プロセッサの命令フェッ
チステージ（次IF）では、メモリ１０３は、次命令をメ
モリからプロセッサと拡張演算器とへの命令供給バス１
２６に載せる。プロセッサの命令解読ステージ（DP1）
では、プロセッサのデコーダ１０４は、命令レジスタ１
１２が開いたとき、命令を受け取り、命令を解読する。
制御回路１０５は、デコーダ１０４が先行的に出力する
マイクロ命令により、プロセッサのドライバ１２２を開
けることにより、汎用レジスタ１０６のデータをデータ
処理部入力バス１２４に載せ、ドライバ１３４を開ける
ことによりフラグ格納レジスタ１０８のフラグ情報をフ
ラグデータバス１３０に載せる。

【００６０】拡張演算器の命令解読ステージ（DE1）で
は、拡張演算器のデコーダ１０９は、命令レジスタ１１
９が開いたとき、命令を受け取り命令を解読する。時刻
２から時刻３に変化するとき、プロセッサの制御回路１
０５は、次IFから次DPへ移行するため、プロセッサの命
令レジスタ１１２を開ける。プロセッサの制御回路１０
５は、DP1からEXP1へパイプラインステージが変化する
ときに、マイクロ命令レジスタ１１３、データラッチ１
１４、拡張演算器用データラッチ１１８を開ける。拡張
演算器の制御回路１１０は、DE1からEXE1へパイプライ
ンステージが変化するときに、拡張演算器のマイクロ命
令レジスタ１２０を開ける。プロセッサの制御回路１０
５は、プロセッサのマイクロ命令レジスタ１１３が開い
たとき、プロセッサのデコーダ１０４のDP1命令解読ス
テージが解読したマイクロ命令を受け取る。拡張演算器
の制御回路１１０は、拡張演算器のマイクロ命令レジス
タ１２０が開いたとき、拡張演算器のデコーダ１０９の
命令解読ステージ（DE1）が解読したマイクロ命令を受
け取る。

【００６１】時刻３において、プロセッサの命令解読ス
テージ（DP1）ではプロセッサのデコーダ１０４は、プ
ロセッサの命令レジスタ１１２が開いたとき、次命令を
受け取り命令を解読する。プロセッサの第１命令実行ス
テージ（EXP1）では、プロセッサの第１データ処理部１
４０は、データ処理を行わない（ＮＯＰ）。

【００６２】拡張演算器の第１命令実行ステージ（EXE
1）では、拡張演算器の第１拡張処理部１５０は、第１
のデータ処理を行う。時刻３から時刻４に変化すると
き、プロセッサの制御回路１０５は、次DPから次EXP1へ
パイプラインステージが変化するときに、プロセッサの
マイクロ命令レジスタ１１３を開ける。プロセッサの制
御回路１０５は、プロセッサのマイクロ命令レジスタ１
１３が開いたとき、プロセッサのデコーダ１０４の次DP
命令解読ステージが解読したマイクロ命令を受け取る。

【００６３】プロセッサの制御回路１０５は、EXP1から
EXP2へパイプラインステージが変化するときに、プロセ
ッサのパイプラインラッチ１４３を開ける。拡張演算器
の制御回路１１０は、EXE1からEXE2へパイプラインステ
ージが変化するときに、拡張演算器の第１パイプライン
ラッチ１６０を開ける。時刻４において、プロセッサの
第１命令実行ステージ（次EXP1）では、プロセッサの第
１データ処理部１４０は、次実行命令の第１のデータ処
理を行う。

【００６４】プロセッサの第２命令実行ステージ（EXP
2）では、プロセッサの第２データ処理部１４１は、デ
ータ処理を行わない。状態管理部１２９は、プロセッサ
の第２データ処理部１４１がEXP2ステージを実行するこ
とにより、状態が次ステージ実行状態から３ステージ間
の現ステージ継続状態に変化し、現ステージ継続信号を
プロセッサの制御回路１０５に伝達し続ける。

【００６５】拡張演算器の第２命令実行ステージ（EXE
2）では、拡張演算器の第２拡張処理部１５１は、デー
タ処理を行う。時刻４から時刻５に変化するとき、プロ
セッサの制御回路１０５は、状態管理部１２９が伝達し
た現ステージ継続信号により、全てのパイプラインラッ
チを開かない。つまり現在のステージの状態が次のステ
ージにおいても継続する拡張演算器の制御回路１１０
は、EXE2からEXE3へパイプラインステージが変化すると
きに、拡張演算器の第２パイプラインラッチ１６１を開
ける。

【００６６】時刻５において、プロセッサの第１命令実
行ステージ（次EXP1）ではステージが継続しているの
で、プロセッサの第１データ処理部１４０は、前述の次
命令実行命令の第１のデータ処理を継続して行う。プロ
セッサの第２命令実行ステージ（EXP2）では、ステージ
が継続しているので、プロセッサの第２データ処理部１
４１は、データ処理を行わない。

【００６７】拡張演算器の第３命令実行ステージ（EXE
3）では、拡張演算器の第３拡張処理部１５２は、第３
のデータ処理を行う。時刻４から時刻５に変化すると
き、プロセッサの制御回路１０５は、状態管理部１２９
が伝達した現ステージ継続信号により、全てのパイプラ
インラッチを開かない。

【００６８】拡張演算器の制御回路１１０は、EXE3から
EXE4へパイプラインステージが変化するときに、拡張演
算器の第３パイプラインラッチ１６２を開ける。時刻６
において、プロセッサの第１命令実行ステージ（次EXP
1）では、ステージが継続しているので、プロセッサの
第１データ処理部１４０は、前述の次命令実行命令の第
１のデータ処理を継続して行う。

【００６９】プロセッサの第２命令実行ステージ（EXP
2）では、ステージが継続しているので、プロセッサの
第２データ処理部１４１は、データ処理を行わない（Ｎ
ＯＰ）。状態管理部１２９は、プロセッサの第２データ
処理部１４１が３ステージ間EXP2ステージを継続した
（２ステージ分が追加された）ことにより継続数２を経
過したので、現ステージ継続状態から次ステージ実行状
態に変化し、現ステージ継続信号をプロセッサの制御回
路１０５に伝達を止める。

【００７０】拡張演算器の第４命令実行ステージ（EXE
4）では、第４拡張処理部１５３は、データ処理を行
い、結果データとフラグ情報とを出力し、フラグデータ
バス１３１に載せる。拡張演算器の制御回路１１０は、
拡張演算器のドライバ１５４を開けることにより、拡張
演算器の第４拡張処理部１５３が処理したデータをデー
タ処理部出力バス１２５に載せる。

【００７１】時刻６から時刻７に変化するとき、プロセ
ッサの制御回路１０５は、次EXP1から次EXP2へパイプラ
インステージが変化するときに、プロセッサのパイプラ
インラッチ１４３を開ける。プロセッサの制御回路１０
５は、EXP2からWB1へパイプラインステージが変化する
ときに、ドライバ１２３を開け、かつドライバ１３５を
開けることによりフラグデータバス１３１のフラグ情報
をフラグ格納レジスタ１０８に伝達する。

【００７２】時刻７において、プロセッサの第２命令実
行ステージ（次EXP2）では、プロセッサの第２データ処
理部１４１は、次命令実行の第２のデータ処理を行う。
プロセッサの書き込みステージ（WB1）では、汎用レジ
スタ１０６は、プロセッサと拡張演算器とのデータ処理
部出力バス１２５のデータを受け取り、格納する。フラ
グ格納レジスタ１０８は、拡張演算器からプロセッサへ
のフラグデータバス１３１のフラグ情報を受け取り、格
納する。

【００７３】以上のように拡張演算器１０２は、プロセ
ッサ１０１内の汎用レジスタ１０６のデータを直接用い
て演算することができるので、メモリを介してデータの
受け渡しが不要な分だけ高速に実行することができる。
また、プロセッサ１０１内のフラグ格納レジスタ１０８
のフラグを参照する場合も同様に高速に実行することが
できる。しかも転送時のデータ不一致が生じることな
く、またプロセッサ１０１と拡張演算器１０２とのパイ
プライン処理を乱すことなく実行時間が短縮することが
できる。

【００７４】また、拡張演算器１０２が不要である場
合、プロセッサ１０１と拡張演算器１０２と接続バスで
ある拡張演算器とのデータ処理部入力バス１２４と、拡
張演算器とのデータ処理部出力バス１２５と、メモリか
らプロセッサと拡張演算器とへの命令供給バス１２６
と、プロセッサから拡張演算器へのフラグデータバス１
３０と、拡張演算器からプロセッサへのフラグデータバ
ス１３１とを切り離すことが可能である。

【００７５】また、従来例で示すように、拡張演算器で
データを処理する場合に、処理するデータをメモリを介
して拡張演算器に転送する必要がなく、実行時間を短縮
することができる。さらに、実施例１では、プロセッサ
１０１のデコーダ１０４が拡張命令の種類に応じて継続
数を判別していたが、例えば拡張演算器１０２の何れか
のデータ処理部から状態管理部１２９へ演算終了信号線
を接続し、この演算終了信号により、状態管理部１２９
のステート継続を終了するように構成してもよい。ま
た、拡張命令自身に、プロセッサ１０１と拡張演算器１
０２とのパイプライン段数の差の情報を持たせ、デコー
ダがこの情報より状態管理部１２９はステート継続回数
を決定するように構成してもよい。

【００７６】なお、上記実施例では、プロセッサ１０１
に対して１つの拡張演算器１０２を接続した場合の構成
を説明したが、種類が異なる複数の拡張演算器を接続す
る構成としてもよい。例えば、乗算を実行する拡張演算
器と、積和演算を実行する拡張演算器と、除算を実行す
る拡張演算器とを接続する場合、プロセッサ１０１とそ
れぞれの拡張演算器との間で、命令供給バス１２６、デ
ータ処理部入力バス１２４、データ処理部出力バス１２
５、フラグデータバス１３０、フラグデータバス１３１
の５本のバスを接続する構成とすればよい。この場合、
それぞれの拡張演算器に対する拡張命令は、その命令コ
ードのビットパターンがユニークに割当てられている必
要がある。プロセッサ１０１は、どの拡張演算器に対す
る拡張命令であっても上記実施例と同様にレジスタデー
タ及びフラグの供給と格納を、上記バス上に行うことに
なる。それぞれの拡張演算器は、命令を解読した結果、
自身に対する拡張命令のみを上記実施例と同様に実行す
ることになる。

【００７７】また、上記実施例では、プロセッサ１０１
が２段、拡張演算器１０２が４段の実行ステージを持つ
パイプライン処理を行う例を示したが、それぞれのこれ
以外の段数であってもよい。拡張演算器１０２がｂ（１
≦ｂ）段の実行ステージを持ち、プロセッサがｂ以下の
ｃ段（１≦ｃ≦ｂ）の実行ステージを持つ場合には、第
ｃ段目のに状態管理部を設け、ｂ−ｃの値を継続数とし
てデコーダから状態管理部に通知するように構成すれば
よい。また、プロセッサの実行ステージ数ｃが拡張演算
器の実行ステージ数ｂより多い場合（ｃ＞ｂ）には、継
続数を０として通知すればよい。この場合、プロセッサ
は、ｃ段分の実行ステージが終了して時点で拡張演算器
からの演算結果を取り込み、拡張演算器は、ｂ段分の実
行ステージ終了時点からプロセッサがｃ段分の実行ステ
ージを終了して演算結果を取り込むまで出力することに
なる。

【００７８】また、命令供給バス１２６は、プロセッサ
の命令レジスタ１１２の入力側と拡張演算器の命令レジ
スタ１１９の入力側とに接続しているが、この代わり
に、命令供給バスをメモリ１０３からプロセッサの命令
レジスタ１１２の入力側のみに接続し、プロセッサの命
令レジスタ１１２の出力側から拡張演算器のデコーダ１
０９へ接続する他のバスを設ける構成としてもよい。こ
の場合、拡張演算器の命令レジスタ１１９を削除できる
とともに、命令供給バスの電気的付加を低減することが
できる。

【００７９】さらに、本情報処理装置を１つのＬＳＩ上
に構成する場合に、図１２に示すレイアウト図のよう
に、プロセッサ１０１については、主としてデコーダ１
０４、制御回路１０５からなるコントロールモジュール
部と、第１、第２データ処理部１４０、１４１とデータ
バス（データ処理部入力バス１２４、データ処理部出力
バス１２５、命令供給バス１２６）等からなるデータパ
ス部とに分類してレイアウトされる。拡張演算器１０２
についても、主としてデコーダ１０９、制御回路１１０
からなるコントロールモジュール部と、第１〜第４拡張
処理部１５０〜１５３とデータバス等からなるデータパ
ス部とに分類してレイアウトされる。この中で、通常、
データパス部のレイアウトの一辺は、データバスのビッ
トスライス（データバスのビット幅）に依存するので、
本情報処理装置ではデータバスが共通であることから、
演算種類の異なる新たな拡張演算器を容易に設計するこ
とができ、拡張演算器１０２を備える場合も備えない場
合も容易に製造することができ、さらに、演算種別が異
なる複数の拡張演算器を１チップ上に備えることも容易
にできる。 ＜第２実施例＞図４は、本発明の第２の実施例における
情報処理装置の構成を示すブロック図である。この情報
処理装置は、プロセッサ２０１、拡張演算器２０２、メ
モリ１０３、退避データ保持バッファ２３２、ドライバ
２５９とから構成される。図１に示した第１実施例の構
成と、同じ構成要素には、同じ符号を付してある。以下
同じ構成要素については説明を省略し、異なる点を中心
に説明する。

【００８０】同図においてプロセッサ２０１は、説明の
便宜上命令実行ステージ数は１であるものとし、命令フ
ェッチステージ、命令解読ステージ、命令実行ステー
ジ、書き込みステージからなる４段のパイプライン処理
を行うものとする。第１の実施例と異なる主要な点は、
プロセッサ２０１と拡張演算器２０２との間で汎用レジ
スタ１０６のデータを転送する転送命令（以下、拡張転
送命令と呼ぶ）を実行する点と、割り込み処理開始時に
拡張演算器２０２にその旨を通知し、その通知に対する
応答を確認してから割り込み処理へ分岐する点である。
このため、割り込み要求信号線２４０、割り込み信号線
２４１、完了信号線２４２が追加されている。また、デ
ータ処理部出力バス１２５は、第１実施例では３２ビッ
ト×２構成としたが、本実施例では、３２ビット×１構
成でよい。

【００８１】拡張演算器２０２は、説明の便宜上命令実
行ステージ数は１であるものとし、命令フェッチステー
ジ、命令解読ステージ、命令実行ステージ、書き込みス
テージからなる４段のパイプライン処理を行うものとす
る。第１の実施例と異なる点は、上記拡張転送命令を実
行する点と、プロセッサ２０１から割り込み処理開始の
通知を受けると、実行中の拡張命令の中断してデータを
退避し、準備ができたことをプロセッサ２０１に応答す
る点である。そのため、データ処理部入力バッファ２３
０、データ処理部出力バッファ２３１、退避データ保持
バッファ２３２、その周辺にドライバ２５０、２５１、
２５３〜２５９が追加されれ、データ処理部入力バッフ
ァ退避バス２４３、データ処理部出力バッファ復帰バス
２４５で接続されている。

【００８２】ここで、拡張転送命令は、本実施例におい
てはプロセッサ２０１内部の汎用レジスタ１０６から、
拡張演算器２０２内部のデータ処理部入力バッファ２３
０へのデータ転送命令と、拡張演算器２０２内部のデー
タ処理部出力バッファ２３１から、プロセッサ２０１内
部の汎用レジスタ１０６へのデータ転送命令をいう。例
えば、次のように、通常の転送命令（ＭＯＶＥ命令）の
ディスチネーション、ソースにデータ処理部入力バッフ
ァ２３０（ex_inBUF と略す）、データ処理部出力バッ
ファ２３１（ex_outBUF と略す）が指定された形式で表
される。 MOV Dn,ex_inBUF ；レジスタDn → ex_inBUFへデー
タ転送 MOV ex_outBUF,Dn ； ex_outBUF → レジスタDnへデ
ータ転送 本実施例にでは、拡張演算器２０２は、オペランドデー
タが３つ以上の多項演算指示する拡張命令、例えばＤｎ
＊Ｄｍ＋Ｄｌという３項演算を実行するものとする。こ
の場合、拡張転送命令は、３項演算のオペランドデータ
の１つＤｌの値を事前に拡張演算器２０２に転送するた
めに利用される。また、３項演算の演算結果が複数ワー
ドに増える場合に、演算後に演算結果の一部をプロセッ
サ２０１に転送することにも利用される。

【００８３】プロセッサ２０１において割り込み要求信
号線２４０は、プロセッサ２０１の外部からの割り込み
要求をプロセッサの制御回路２０５へ伝達する。割り込
み信号線２４１は、プロセッサ２０１の制御回路２０５
から、拡張演算器２０２の制御回路２１０へ割り込み要
求を伝達する。完了信号線２４２は、割り込み要求時の
処理と割り込み処理完了時の処理との完了を、拡張演算
器２０２の制御回路２１０からプロセッサ２０１の制御
回路２０５へ伝達する。

【００８４】デコーダ２０４は、第１実施例のデコーダ
１０４の機能に加えて、拡張転送命令を解読する点が異
なる。より具体的には、解読の結果、転送命令のソース
として汎用レジスタ１０６が、ディスチネーションとし
てデータ処理部入力バッファ２３０が指定されている場
合（MOV Dn,ex_inBUFの場合）、(P1.1)レジスタDnから
データを読み出すマイクロ命令と、(P1.2)ドライバ１２
２を開いてソースレジスタから読み出されたデータを拡
張演算器用データラッチ１１８にラッチさせるマイクロ
命令とを発行する。解読の結果、MOV ex_outBUF,Dn の
場合、(P2.1)データ処理部出力バス１２５からのデータ
をレジスタライトバッファ１１６にラッチさせるマイク
ロ命令と、(P2.2)レジスタライトバッファ１１６のデー
タをレジスタDnに書き込みマイクロ命令とを発行する。
また、解読の結果、割り込み処理からの復帰を指示する
命令（ｒｔｉ命令と略す）である場合には、(P3.1)復帰
処理（戻り先アドレスの復帰等）を指示するマイクロ命
令を発行する。

【００８５】制御回路２０５は、第１実施例の制御回路
１０５の機能に加えて、外部から割り込み要求信号線２
４０を介して割り込み要求を受け付けた場合に、割り込
み信号線２４１を介して拡張演算器２０２の制御回路２
１０に通知した後、拡張演算器２０２から完了信号線２
４２を介して準備完了を示す応答が返ってきた時点で割
り込み処理への分岐を制御する。また、上記(P1.1)(P1.
2)(P2.1)(P2.2)(P3.1)の各マイクロ命令に対応する制御
信号を出力する。

【００８６】データ処理部２０７は、プロセッサ２０１
の実行ステージにおける処理を実行する。拡張演算器２
０２においてデコーダ２０９は、第１実施例のデコーダ
１０９の機能に加えて、拡張転送命令及び割り込み復帰
命令を解読する点とが異なっている。より具体的には、
解読の結果、MOV Dn,ex_inBUFである場合、(E1.1)ドラ
イバ２５１を開いてデータ処理部入力バス１２４からの
データをデータ処理部入力バッファ２３０に出力させる
マイクロ命令と、(E1.2)データ処理部入力バス１２４か
らドライバ２５１を介して伝達されるデータをデータ処
理部入力バッファ２３０にラッチさせるマイクロ命令と
を発行する。また、解読の結果、MOV ex_outBUF,Dn の
場合、(E2.1)ドライバ２５７を開いてデータ処理部出力
バッファ２３１のデータをデータ処理部出力バス１２５
に出力させるマイクロ命令と、(E2.2)レジスタライトバ
ッファ１１６のデータをレジスタDnに書き込みマイクロ
命令とを発行する。また、解読の結果、割り込み処理か
らの復帰命令（ｒｔｉ命令と略す）である場合には、(E
4.1)退避データ保持バッファ２３２の退避データを読み
出してドライバ２５９を開くマイクロ命令と、(E4.2)ド
ライバ２５１を開いてデータ処理部入力バッファ２３０
に書き込むマイクロ命令と、(E4.3)退避データ保持バッ
ファ２３２の他の退避データを読み出してドライバ２５
９を開くマイクロ命令と、(E4.4)ドライバ２５６を開い
てデータ処理部出力バッファ２３１に書き込むマイクロ
命令と、(E4.5)完了信号線２４２の出力を指示するマイ
クロ命令とを発行する。

【００８７】制御回路２１０は、第１実施例の制御回路
１１０の機能に加えて、割り込み処理開始時に退避デー
タ保持バッファ２３２への退避処理を行う。より具体的
には、割り込み信号線２４１を介して割り込み信号を受
けた場合に、(E3.1)ドライバ２５８を開いてデータ処理
部入力バッファ２３０のデータをデータ処理部出力バス
１２５に出力させる制御と、(E3.2)データ処理部出力バ
ス１２５上のデータを退避データ保持バッファ２３２に
書き込む制御と、(E3.3)ドライバ２５７を開いてデータ
処理部出力バッファ２３１のデータをデータ処理部出力
バス１２５に出力する制御と、(E3.4)データ処理部出力
バス１２５上のデータを退避データ保持バッファ２３２
に書き足す制御と、(E3.5)完了信号線２４２の出力とを
行う。また、上記(E1.2)(E1.2)(E2.1)(E2.2)(E4.1)(E4.
2)(E4.3)(E4.5)の各マイクロ命令に対応する各種制御信
号を出力する。

【００８８】拡張処理部２１１は、拡張演算器２０２の
実行ステージにおける拡張命令を実行する。データ処理
部入力バッファ２３０は、拡張処理部２１１が複数のオ
ぺランドを用いて処理するために、プロセッサと拡張演
算器とのデータ処理部入力バス１２４から転送されるオ
ぺランドを保持するバッファである。

【００８９】データ処理部出力バッファ２３１は、拡張
処理部２１１が処理し、その結果、複数のデータを出力
するために、プロセッサと拡張演算器とのデータ処理部
出力バス１２５に転送するデータを保持するバッファで
ある。退避データ保持バッファ２３２は、拡張演算器の
データ処理部入力バッファ２３０と拡張演算器のデータ
処理部出力バッファ２３１とのデータを退避するバッフ
ァであり、本実施例では、３２ビットデータ２つ分の容
量を有する先入れ先だし方式のＦＩＦＯメモリであるも
のとする。退避データ保持バッファ２３２は、プロセッ
サ２０１と拡張演算器２０２との外部に設置されている
が、プロセッサ２０１が持つ、あるいは拡張演算器２０
２が持つ場合でもよい。また、退避データ保持バッファ
２３２は、プロセッサと拡張演算器とのデータ処理部出
力バス１２５に接続されているが、プロセッサと拡張演
算器とのデータ処理部入力バス１２４とメモリからプロ
セッサへのデータバス１２７とプロセッサからメモリへ
のデータバス１２８との何れかに接続してもよい。

【００９０】データ処理部入力バッファ退避バス２４３
は、割り込み要求時に、拡張演算器のデータ処理部入力
バッファ２３０のデータを、退避データ保持バッファ２
３２へ退避するバスである。データ処理部入力バッファ
復帰バス２４４は、割り込み処理完了時に、退避データ
保持バッファ２３２に退避したデータを、拡張演算器の
データ処理部入力バッファ２３０へ復帰するバスであ
る。

【００９１】データ処理部出力バッファ復帰バス２４５
は、割り込み処理完了時に、退避データ保持バッファ２
３２に退避したデータを、拡張演算器のデータ処理部出
力バッファ２３１へ復帰するバスである。ドライバ２５
０は、制御回路２０５の制御により開いて、データ処理
部入力バス１２４から拡張処理部２１１へデータを伝達
する。

【００９２】ドライバ２５１は、制御回路２０５の制御
により開いて、データ処理部入力バス１２４からデータ
処理部入力バッファ２３０へデータを伝達する。ドライ
バ２５３は、制御回路２０５の制御により開いて、デー
タ処理部入力バッファ２３０から拡張処理部２１１へデ
ータを伝達する。ドライバ２５４は、制御回路２０５の
制御により開いて、拡張処理部２１１からデータ処理部
出力バス１２５へデータを伝達する。

【００９３】ドライバ２５５は、制御回路２０５の制御
により開いて、拡張処理部２１１からデータ処理部出力
バッファ２３１へデータを伝達する。ドライバ２５６
は、制御回路２０５の制御により開いて、データ処理部
入力バス１２４からデータ処理部出力バッファ２３１へ
データを伝達する。ドライバ２５７は、制御回路２０５
の制御により開いて、データ処理部出力バッファ２３１
からデータ処理部出力バス１２５へデータを伝達する。

【００９４】ドライバ２５８は、制御回路２０５の制御
により開いて、データ処理部入力バッファ２３０から、
プロセッサと拡張演算器とのデータ処理部出力バス１２
５へデータを伝達する。ドライバ２５９は、退避データ
保持バッファ２３２が保持している退避データを復帰す
るときに開いて、退避データ保持バッファ２３２から、
プロセッサと拡張演算器とのデータ処理部入力バス１２
４へデータを伝達する。

【００９５】以上のように構成された本発明の第２の実
施例における情報処理装置について、その動作を（２．
１）汎用レジスタ１０６からデータ処理部入力バッファ
２３０への拡張転送命令の動作、（２．２）データ処理
部入力バッファ２３０のオペランドデータを用いる拡張
命令の動作、（２．３）データ処理部出力バッファ２３
１のデータから汎用レジスタ１０６への拡張転送命令の
動作、（２．４）割り込み処理開始時のデータ処理部入
力バッファ２３０およびデータ処理部出力バッファ２３
１のデータ退避動作、（２．５）割り込み処理終了時の
データ処理部入力バッファ２３０及びデータ処理部出力
バッファ２３１へのデータ復帰動作に分けて説明する。

【００９６】（２．１）データ処理部入力バッファ２３
０への書き込み動作 図５は、プロセッサの汎用レジスタ１０６が保持するデ
ータをデータ処理部入力バッファ２３０へ書き込む拡張
転送命令の実行時のパイプライン処理の状態を表すタイ
ムチャートである。同図において、”IF1”はプロセッ
サにおいて拡張転送命令をフェッチするステージであ
る。”DP1”はプロセッサにおいて拡張転送命令を解読
するステージである。”EXP1”はプロセッサにおいて拡
張転送命令を命令実行する第１ステージでありデータ処
理は行わない（ＮＯＰ）。”WB1”はプロセッサにおい
て拡張転送命令を演算結果を書き込むステージであ
る。”DE1”は拡張演算器において、拡張転送命令を解
読するステージである。”EXE1”は拡張演算器において
拡張演算器の実行命令を実行するステージである。”入
力保持オペランド”はデータ処理部入力バッファ２３０
が書き込まれたデータを保持し定理タイミングを表す。

【００９７】時刻１において、プロセッサの命令フェッ
チステージでは、メモリ１０３は、命令をメモリからプ
ロセッサと拡張演算器とへの命令供給バス１２６に載せ
る。時刻１から時刻２に変化するとき、プロセッサの制
御回路２０５は、IF1からDP1へ移行するため、プロセッ
サの命令レジスタ１１２を開ける。拡張演算器の制御回
路２１０は、IF1からDE1へ移行するため、拡張演算器の
命令レジスタ１１９を開ける。

【００９８】時刻２において、プロセッサの命令解読ス
テージ（DP1）では、プロセッサのデコーダ２０４は、
プロセッサの命令レジスタ１１２が開いたとき、命令を
受け取り解読する。プロセッサの制御回路２０５は、プ
ロセッサのデコーダ２０４が先行的に出力するマイクロ
命令により、プロセッサのドライバ１２２を開けること
により、プロセッサの汎用レジスタ１０６のオペランド
をデータ処理部入力バス１２４に載せる。

【００９９】拡張演算器の命令解読ステージ（DE1）で
は、拡張演算器のデコーダ２０９は、拡張演算器の命令
レジスタ１１９が開いたとき、命令を受け取り、命令を
解読する。時刻２から時刻３に変化するとき、プロセッ
サの制御回路２０５は、DP1からEXP1へパイプラインス
テージが変化するときに、プロセッサのマイクロ命令レ
ジスタ１１３、１１４、２１８を開け、その結果、プロ
セッサのデコーダ２０４から、プロセッサの制御回路２
０５へ、ラッチを開いてマイクロ命令を伝達し、パイプ
ライン制御を行うプロセッサの制御回路２０５からの制
御により、プロセッサと拡張演算器とのデータ処理部入
力バス１２４から、プロセッサのデータ処理部２０７
へ、ラッチを開いてオペランドを伝達し、プロセッサと
拡張演算器とのデータ処理部入力バス１２４のデータ
が、拡張演算器２０２に達する。拡張演算器の制御回路
２１０は、DE1からEXE1へパイプラインステージが変化
するときに、拡張演算器のマイクロ命令レジスタ１２０
を開ける。プロセッサの制御回路２０５は、プロセッサ
のマイクロ命令レジスタ１１３が開いたとき、プロセッ
サのデコーダ２０４のDP1命令解読ステージが解読した
マイクロ命令を受け取る。拡張演算器の制御回路２１０
は、拡張演算器のマイクロ命令レジスタ１２０が開いた
とき、拡張演算器のデコーダ２０９のDE1命令解読ステ
ージが解読したマイクロ命令を受け取る。

【０１００】時刻３において、プロセッサの命令実行ス
テージ（EXP1）では、プロセッサのデータ処理部２０７
は、データ処理を行わない。拡張演算器の命令実行ステ
ージ（EXE1）では、拡張演算器の制御回路２１０は、拡
張演算器のドライバ２５１を開けることにより、プロセ
ッサと拡張演算器とのデータ処理部入力バス１２４の１
個（３２ビット）のオペランドを拡張演算器のデータ処
理部入力バッファ２３０に伝達する。拡張演算器のデー
タ処理部入力バッファ２３０は、プロセッサと拡張演算
器とのデータ処理部入力バス１２４の１個のオペランド
を保持する。

【０１０１】（２．２）データ処理部入力バッファ２３
０のオペランドデータを用いる拡張演算命令の実行動作 図６は、拡張演算器２０２において、プロセッサの汎用
レジスタ１０６が保持するデータとデータ処理部入力バ
ッファ２３０が保持するデータとを用いて、３項演算を
行って、演算結果の一部分をプロセッサの汎用レジスタ
１０６に転送し、演算結果の他の部分をデータ処理部出
力バッファ２３１に書き込む拡張命令の動作について、
パイプライン処理の状態を表すタイムチャートである。
同図中”出力保持データ”はデータ処理部出力バッファ
２３１にデータが保持されているタイミングを表す。

【０１０２】時刻１において、プロセッサの命令フェッ
チステージ（IF1）では、メモリ１０３は、命令をメモ
リからプロセッサと拡張演算器とへの命令供給バス１２
６に載せる。時刻１から時刻２に変化するとき、プロセ
ッサの制御回路２０５は、IF1からDP1へプロセッサの命
令レジスタ１１２を開ける。拡張演算器の制御回路２１
０は、IF1からDE1へ移行するため、拡張演算器の命令レ
ジスタ１１９を開ける。

【０１０３】時刻２において、プロセッサの命令解読ス
テージ（DP1）では、プロセッサのデコーダ２０４は、
プロセッサの命令レジスタ１１２が開いたとき、命令を
受け取り、命令を解読する。プロセッサの制御回路２０
５は、プロセッサのデコーダ２０４が先行的に出力する
マイクロ命令により、プロセッサのドライバ１２２を開
けることにより、プロセッサの汎用レジスタ１０６のオ
ペランドをプロセッサと拡張演算器とのデータ処理部入
力バス１２４に載せる。

【０１０４】拡張演算器の命令解読ステージ（DE1）で
は、拡張演算器のデコーダ２０９は、拡張演算器の命令
レジスタ１１９が開いたとき、命令を受け取り、命令を
解読する。時刻２から時刻３に変化するとき、プロセッ
サの制御回路２０５は、DP1からEXP1へパイプラインス
テージが変化するときに、プロセッサのマイクロ命令レ
ジスタ１１３、１１４、２１８を開け、その結果、プロ
セッサのデコーダ２０４からプロセッサの制御回路２０
５へ、ラッチを開いてマイクロ命令を伝達し、パイプラ
イン制御を行うプロセッサの制御回路２０５からの制御
により、プロセッサと拡張演算器とのデータ処理部入力
バス１２４から、プロセッサのデータ処理部２０７へ、
ラッチを開いてオペランドを伝達し、プロセッサと拡張
演算器とのデータ処理部入力バス１２４のデータが、拡
張演算器２０２に達する。拡張演算器の制御回路２１０
は、DE1からEXE1へパイプラインステージが変化すると
きに、拡張演算器のマイクロ命令レジスタ１２０を開け
る。プロセッサの制御回路２０５は、プロセッサのマイ
クロ命令レジスタ１１３が開いたとき、プロセッサのデ
コーダ２０４のDP1命令解読ステージが解読したマイク
ロ命令を受け取る。拡張演算器の制御回路２１０は、拡
張演算器のマイクロ命令レジスタ１２０が開いたとき、
拡張演算器のデコーダ２０９のDE1命令解読ステージが
解読したマイクロ命令を受け取る。

【０１０５】時刻３において、プロセッサの命令実行ス
テージ（EXP1）では、プロセッサのデータ処理部２０７
は、データ処理を行わない。拡張演算器の命令実行ステ
ージ（EXE1）では、拡張演算器の制御回路２１０は、拡
張演算器のドライバ２５０を開けることにより、プロセ
ッサと拡張演算器とのデータ処理部入力バス１２４の１
個のオペランドを拡張処理部２１１に伝達し、拡張演算
器のドライバ２５３を開けることにより、拡張演算器の
データ処理部入力バッファ２３０の１個のオペランドを
拡張処理部２１１に伝達する。拡張処理部２１１は、プ
ロセッサと拡張演算器とのデータ処理部入力バス１２４
の１個のオペランドと、拡張演算器のデータ処理部入力
バッファ２３０の１個のオペランドとを処理し結果とし
て２個の処理結果データを出力する。拡張演算器の制御
回路２１０は、拡張演算器のドライバ２５４を開けるこ
とにより、拡張処理部２１１の一方の処理結果データを
プロセッサと拡張演算器とのデータ処理部出力バス１２
５に伝達し、プロセッサと拡張演算器とのデータ処理部
出力バス１２５に載せることにより、処理結果データが
プロセッサ２０１に達する。拡張演算器の制御回路２１
０は、拡張演算器のドライバ２５５を開けることによ
り、拡張処理部２１１のもう一方の処理結果データを拡
張演算器のデータ処理部出力バッファ２３１に伝達す
る。拡張演算器のデータ処理部出力バッファ２３１は、
もう一方の処理結果データを保持する。

【０１０６】時刻２から時刻３に変化するとき、プロセ
ッサの制御回路２０５は、EXP1からWB1へパイプライン
ステージが変化するときに、プロセッサのレジスタライ
トバッファ１１６を開け、その結果、プロセッサと拡張
演算器とのデータ処理部出力バス１２５から、プロセッ
サの汎用レジスタ１０６へ、ラッチを開いて一方の処理
結果データを伝達する。

【０１０７】時刻４において、プロセッサの汎用レジス
タ１０６は、一方の処理結果データを保持する。 （２．３）データ処理部出力バッファ２３１のデータを
読み出して汎用レジスタ１０６に格納する動作 図７は、データ処理部出力バッファ２３１が保持するデ
ータをプロセッサの汎用レジスタ１０６へ書き込む拡張
転送命令の動作について、パイプライン処理の状態を表
すタイムチャートである。

【０１０８】時刻１において、プロセッサの命令フェッ
チステージでは、メモリ１０３は、命令をメモリからプ
ロセッサと拡張演算器とへの命令供給バス１２６に載せ
る。時刻１から時刻２に変化するとき、プロセッサの制
御回路２０５は、IF1からDP1へ移行するため、プロセッ
サの命令レジスタ１１２を開ける。拡張演算器の制御回
路２１０は、IF1からDE1へ移行するため、拡張演算器の
命令レジスタ１１９を開ける。

【０１０９】時刻２において、プロセッサの命令解読ス
テージ（DP1）では、プロセッサのデコーダ２０４は、
プロセッサの命令レジスタ１１２が開いたとき、命令を
受け取り、命令を解読する。拡張演算器の命令解読ステ
ージ（DE1）では、拡張演算器のデコーダ２０９は、拡
張演算器の命令レジスタ１１９が開いたとき、命令を受
け取り、命令を解読する。

【０１１０】時刻２から時刻３に変化するとき、プロセ
ッサの制御回路２０５は、DP1からEXP1へパイプライン
ステージが変化するときに、プロセッサのマイクロ命令
レジスタ１１３、１１４を開け、その結果、プロセッサ
のデコーダ２０４から、プロセッサの制御回路２０５
へ、ラッチを開いてマイクロ命令を伝達し、パイプライ
ン制御を行うプロセッサの制御回路２０５からの制御に
より、プロセッサと拡張演算器とのデータ処理部入力バ
ス１２４から、プロセッサのデータ処理部２０７へ、ラ
ッチを開いてオペランドを伝達する。拡張演算器の制御
回路２１０は、DE1からEXE1へパイプラインステージが
変化するときに、拡張演算器のマイクロ命令レジスタ１
２０を開ける。プロセッサの制御回路２０５は、プロセ
ッサのマイクロ命令レジスタ１１３が開いたとき、プロ
セッサのデコーダ２０４のDP1命令解読ステージが解読
したマイクロ命令を受け取る。拡張演算器の制御回路２
１０は、拡張演算器のマイクロ命令レジスタ１２０が開
いたとき、拡張演算器のデコーダ２０９のDE1命令解読
ステージが解読したマイクロ命令を受け取る。

【０１１１】時刻３において、プロセッサの命令実行ス
テージ（EXP1）では、プロセッサのデータ処理部２０７
は、データ処理を行わない。拡張演算器の命令実行ステ
ージ（EXE1）では、拡張演算器の制御回路２１０は、拡
張演算器のドライバ２５７を開けることにより、拡張演
算器のデータ処理部出力バッファ２３１が保持する処理
結果データを、プロセッサと拡張演算器とのデータ処理
部出力バス１２５に伝達する。

【０１１２】時刻２から時刻３に変化するとき、プロセ
ッサの制御回路２０５は、EXP1からWB1へパイプライン
ステージが変化するときに、プロセッサのレジスタライ
トバッファ１１６を開け、その結果、プロセッサと拡張
演算器とのデータ処理部出力バス１２５から、プロセッ
サの汎用レジスタ１０６へ、ラッチを開いて一方の処理
結果データを伝達する。

【０１１３】時刻４において、プロセッサの汎用レジス
タ１０６は、一方の処理結果データを保持する。このよ
うに拡張演算器がバッファを持つことにより、チップ面
積の増大によるコスト上昇と消費電力の増大することな
く拡張演算器が複数のオペランドを処理することができ
る。

【０１１４】（２．４）割り込み処理開始時のデータ処
理部入力バッファ２３０およびデータ処理部出力バッフ
ァ２３１のデータ退避動作。 図８は、プロセッサ２０１に割り込みが発生し、拡張演
算器のデータ処理部入力バッファ２３０と、拡張演算器
のデータ処理部出力バッファ２３１とのデータを、退避
データ保持バッファ２３２に格納する動作を表すタイム
チャートである。このタイムチャートでは、”ESC1”
は、拡張演算器において拡張演算器のデータ処理部入力
バッファ２３０を退避する命令を行うことを表す。”ES
C2”は、拡張演算器において拡張演算器のデータ処理部
出力バッファ２３１を退避する命令を行うことを表す。

【０１１５】時刻１において、プロセッサ２０１は、外
部からの割り込み要求信号線２４０より割り込み要求信
号を受け取る。時刻２において、プロセッサの制御回路
２０５は、プロセッサから拡張演算部への割り込み信号
線２４１に割り込み信号を伝達する。拡張演算器の制御
回路２１０は、プロセッサから拡張演算部への割り込み
信号線２４１より割り込み信号を受け取る。

【０１１６】時刻３において、拡張演算器の制御回路２
１０は、拡張演算器のドライバ２５８を開けることによ
り、拡張演算器のデータ処理部入力バッファ２３０の処
理結果をプロセッサと拡張演算器とのデータ処理部出力
バス１２５に伝達し、プロセッサと拡張演算器とのデー
タ処理部出力バス１２５に載せる。退避データ保持バッ
ファ２３２は、プロセッサと拡張演算器とのデータ処理
部出力バス１２５よりデータを受け取り格納を更新す
る。

【０１１７】時刻４において、拡張演算器の制御回路２
１０は、拡張演算器のドライバ２５７を開けることによ
り、拡張演算器のデータ処理部出力バッファ２３１の処
理結果をプロセッサと拡張演算器とのデータ処理部出力
バス１２５に伝達し、プロセッサと拡張演算器とのデー
タ処理部出力バス１２５に載せる。退避データ保持バッ
ファ２３２は、プロセッサと拡張演算器とのデータ処理
部出力バス１２５よりデータを受け取り、格納する。

【０１１８】時刻５において、拡張演算器の制御回路２
１０は、拡張演算部からプロセッサへの割り込み手続き
完了信号線２４２に割り込み準備完了信号を伝達し、プ
ロセッサ２０１に割り込み処理の許可を与える。 （２．５） 割り込み処理終了時のデータ処理部入力バ
ッファ２３０及びデータ処理部出力バッファ２３１への
データ復帰動作。

【０１１９】図９は、割り込み復帰命令のパイプライン
処理の状態を表すタイムチャートである。このタイムチ
ャートでは、”RTI1”は、プロセッサ２０１及び拡張演
算器２０２においてデータ処理部入力バッファ２３０へ
のデータ復帰処理を表す。”RTI2”は、プロセッサ２０
１及び拡張演算器２０２において、データ処理部出力バ
ッファ２３１へのデータ復帰処理を表す。

【０１２０】次いで、拡張演算器２０２において、割り
込み復帰命令の動作について図９のパイプライン処理の
状態を表すタイムチャートを用いて説明する。時刻１に
おいて、プロセッサの命令フェッチステージでは、メモ
リ１０３は、割り込み復帰命令をメモリからプロセッサ
と拡張演算器とへの命令供給バス１２６に載せる。

【０１２１】時刻１から時刻２に変化するとき、プロセ
ッサの制御回路２０５は、プロセッサの命令レジスタ１
１２を開ける。拡張演算器の制御回路２１０は、IF1か
らDE1へ移行するため、拡張演算器の命令レジスタ１１
９を開ける。時刻２において、プロセッサの命令解読ス
テージ（RTI1）では、プロセッサのデコーダ２０４は、
プロセッサの命令レジスタ１１２が開いたとき、割り込
み復帰命令を受け取り、割り込み復帰命令を解読する。

【０１２２】拡張演算器の命令解読ステージ（RTI1）で
は、拡張演算器のデコーダ２０９は、拡張演算器の命令
レジスタ１１９が開いたとき、割り込み復帰命令を受け
取り、割り込み復帰命令を解読する。時刻２から時刻３
に変化するとき、プロセッサの制御回路２０５は、RTI1
処理で、パイプラインステージが変化するときに、プロ
セッサのマイクロ命令レジスタ１１３、１１４を開け、
その結果、プロセッサのデコーダ２０４から、プロセッ
サの制御回路２０５へ、ラッチを開いて割り込み復帰マ
イクロ命令を伝達する。拡張演算器の制御回路２１０
は、RTI1処理で、パイプラインステージが変化するとき
に、拡張演算器のマイクロ命令レジスタ１２０を開け
る。プロセッサの制御回路２０５は、プロセッサのマイ
クロ命令レジスタ１１３が開いたとき、プロセッサのデ
コーダ２０４の命令解読ステージがRTI1を解読したマイ
クロ命令を受け取る。拡張演算器の制御回路２１０は、
拡張演算器のマイクロ命令レジスタ１２０が開いたと
き、拡張演算器のデコーダ２０９の命令解読ステージが
RTI1を解読したマイクロ命令を受け取る。

【０１２３】時刻３において、プロセッサの命令解読ス
テージ（RTI2）では、割り込み復帰マイクロ命令を繰り
返し出力する。プロセッサの命令実行ステージ（RTI1）
では、プロセッサの復帰処理を行う。拡張演算器の命令
解読ステージ（RTI2）では、割り込み復帰マイクロ命令
を繰り返し出力する。

【０１２４】拡張演算器の命令実行ステージ（RTI1）で
は、退避データ保持バッファ２３２は、退避データ保持
バッファのドライバ２５９を開いて、プロセッサと拡張
演算器とのデータ処理部入力バス１２４にデータを載せ
る。拡張演算器の制御回路２１０は、拡張演算器のドラ
イバ２５６を開けることにより、プロセッサと拡張演算
器とのデータ処理部入力バス１２４のデータを拡張演算
器のデータ処理部入力バッファ２３０に伝達する。拡張
演算器のデータ処理部入力バッファ２３０は、プロセッ
サと拡張演算器とのデータ処理部入力バス１２４のデー
タを受け取り、保持する。

【０１２５】時刻３において、プロセッサの命令解読ス
テージ（RTI3）では、割り込み復帰マイクロ命令を繰り
返し出力する。プロセッサの命令実行ステージ（RTI2）
では、プロセッサの復帰処理を行う。拡張演算器の命令
実行ステージ（RTI2）では、退避データ保持バッファ２
３２は、退避データ保持バッファのドライバ２５９を開
いて、プロセッサと拡張演算器とのデータ処理部入力バ
ス１２４にデータを載せる。拡張演算器の制御回路２１
０は、拡張演算器の制御回路２１０は、拡張演算器のド
ライバ２５６を開けることにより、プロセッサと拡張演
算器とのデータ処理部入力バス１２４のデータを拡張演
算器のデータ処理部出力バッファ２３１に伝達する。拡
張演算器のデータ処理部出力バッファ２３１は、プロセ
ッサと拡張演算器とのデータ処理部入力バス１２４のデ
ータを受け取り、格納する。 ＜第３実施例＞図１０は、本発明の実施例３における情
報処理装置の構成を示すブロック図である。

【０１２６】この情報処理装置は、プロセッサ３０１
と、拡張演算器３０２と、メモリ１０３とから構成され
る。図４に示した第２実施例の構成と、同じ構成要素に
は、同じ符号を付してある。退避データ保持バッファに
ついては、図示と説明を省略する。以下、同じ構成要素
については説明を省略し、異なる点を中心に説明する。
同図においてプロセッサ３０１は、第２に実施例のプロ
セッサ２０１の機能に加えて、タスク切り替え機能を有
している。プロセッサ３０１のタスクの切り替えについ
ては、本実施例ではタスク切り替え命令によって切り替
え処理を実行するものとする。ここで、タスク切り替え
命令は、切り替え先のタスク番号の指定するとともにタ
スク切り替えを指示する命令である。プロセッサ３０１
のタスク切り替えは一般的な方法でよい。また、データ
処理部出力バス１２５は、第２実施例と同様に３２ビッ
ト×１構成でよい。

【０１２７】拡張演算器３０２は、第２の実施例の拡張
演算器２０２のデータ処理部入力バッファ２３０、デー
タ処理部出力バッファ２３１、及び、その周辺のドライ
バの代わりに、データ処理部入力バッファ３３０、３３
１、データ処理部出力バッファ３３２、３３３、その周
辺のドライバを備え、タスク管理部３６１が新たに追加
されている。

【０１２８】プロセッサ３０１においてデコーダ３０４
は、第２実施例のデコーダ２０４の機能に加えて、タス
ク切り替え命令を解読し、当該命令で指定されたタスク
に切り替えるマイクロ命令を発行する点が異なる。プロ
セッサの制御回路３０５は、第２実施例の制御回路２０
５の機能に加えて、タスク切り替えを実現するマイクロ
命令を受けると、それに対応する各種制御信号を出力す
る。

【０１２９】拡張演算器３０２においてデコーダ３０９
は、第２実施例のデコーダ２０９の機能に加えて、タス
ク切り替え命令を解読する点が異なる。具体的には、解
読結果がタスク切り替え命令である場合には、当該命令
で指定されたタスク番号をタスク管理部３６１に格納す
るマイクロ命令を発行する。プロセッサのデータ処理部
２０７は、プロセッサ３０１の主なデータ処理を行う。

【０１３０】制御回路３１０は、第２の実施例の制御回
路２１０の機能に加えて、タスク切り替え命令のデコー
ド結果としてのマイクロ命令を受け付けると、当該命令
で指定されたタスク番号をタスク管理部３６１に格納す
る制御信号を出力する。また、第２実施例で説明した拡
張転送命令のデコード結果としてのマイクロ命令を受け
付けると、タスク管理部３６１のタスク番号に応じてデ
ータ処理部入力バッファ３３０とデータ処理部入力バッ
ファ３３１の一方を選択的に使用する。例えば、タスク
管理部３６１のタスク番号が１のときには、データ処理
部入力バッファ３３０、データ処理部出力バッファ３３
２を使用し、タスク番号が２のときには、データ処理部
入力バッファ３３１、データ処理部出力バッファ３３３
を使用するよう制御する。また例えば、３項演算を行う
拡張命令の場合には、データ処理部入力バッファ３３０
と３３１とを選択的に使用し、演算結果が複数のデータ
になる拡張命令の場合には、タスク番号に応じてデータ
処理部出力バッファ３３２と３３３とを選択的に使用す
るよう制御する。

【０１３１】データ処理部入力バッファ３３０、３３１
は、それぞれ拡張処理部２１１が複数のオぺランドを用
いて処理する場合に、データ処理部入力バス１２４から
転送されるデータを保持するバッファであり、タスク管
理部３６１のタスク番号に応じて選択される。データ処
理部出力バッファ３３２、３３３は、それぞれ拡張処理
部２１１の演算結果が複数のデータになる場合に、デー
タ処理部出力バス１２５に転送すべき当該データを保持
するバッファであり、タスク管理部３６１のタスク番号
に応じて選択される。

【０１３２】ドライバ３５０は、制御回路３０５の制御
によりドライバを開いて、プロセッサと拡張演算器との
データ処理部入力バス１２４から拡張処理部２１１へデ
ータを伝達する。ドライバ３５１は、制御回路３０５の
制御によりドライバを開いて、プロセッサと拡張演算器
とのデータ処理部入力バス１２４からデータ処理部入力
バッファ３３０へデータを伝達する。

【０１３３】ドライバ３５２は、制御回路３０５の制御
によりドライバを開いて、プロセッサと拡張演算器との
データ処理部入力バス１２４からデータ処理部入力バッ
ファ３３１へデータを伝達する。ドライバ３５４は、制
御回路３０５の制御により、拡張処理部２１１から、プ
ロセッサと拡張演算器とのデータ処理部出力バス１２５
へ、ドライバを開いてデータを伝達する。

【０１３４】ドライバ３５５は、制御回路３０５の制御
によりドライバを開いて、拡張処理部２１１からデータ
処理部出力バッファ３３２へデータを伝達する。ドライ
バ３５６は、制御回路３０５の制御によりドライバを開
いて、拡張処理部２１１からデータ処理部出力バッファ
３３３へデータを伝達する。ドライバ３５７は、制御回
路３０５の制御によりドライバを開いて、データ処理部
出力バッファ３３２からプロセッサと拡張演算器とのデ
ータ処理部出力バス１２５へデータを伝達する。

【０１３５】ドライバ３５８は、制御回路３０５の制御
によりドライバを開いて、データ処理部出力バッファ３
３３からプロセッサと拡張演算器とのデータ処理部出力
バス１２５へデータを伝達する。セレクタ３６０は、制
御回路３０５の制御により、データ処理部入力バッファ
３３０とデータ処理部入力バッファ３３１とを選択す
る。

【０１３６】タスク管理部３６１は、制御回路３０５の
制御により、タスク番号を保持し、タスク番号を制御回
路３０５に伝達する。本実施例では、タスク管理部３６
１が保持するタスク番号は、タスク１、タスク２とし、
タスク管理部３６１がタスク１を保持する場合、データ
処理部入力バッファ３３０と、データ処理部出力バッフ
ァ３３２とが選択され、タスク管理部３６１がタスク２
を保持する場合、データ処理部入力バッファ３３１と、
データ処理部出力バッファ３３３とが選択されるものと
する。

【０１３７】以上のように構成された本発明の第３の実
施例における情報処理装置について、その動作を（３．
１）タスク切り替え命令の実行動作、（３．２）プロセ
ッサの汎用レジスタ１０６が保持するデータを拡張演算
器３０２のデータ処理部入力バッファへ書き込む拡張転
送命令の動作、（３．３）プロセッサの汎用レジスタ１
０６のデータと、データ処理部入力バッファのデータと
を用いて演算し、出力結果をプロセッサの汎用レジスタ
１０６とデータ処理部出力バッファとへの書き込みを行
う拡張命令の動作、（３．４）プロセッサ２０１のデー
タ処理部出力バッファのデータをプロセッサの汎用レジ
スタ１０６へ書き込む拡張転送命令の動作に分けて説明
する。

【０１３８】（３．１）拡張演算器３０２におけるタス
ク切り替える命令の実行動作。 命令フェッチステージにおいて、メモリ１０３は、タス
ク切り替え命令を命令供給バス１２６に載せる。命令解
読ステージにおいて、制御回路３１０は、命令レジスタ
１１９を開ける。デコーダ３０９は、命令レジスタ１１
９が開いたとき、命令を受け取り、タスク切り替え命令
を解読する。拡張演算器の制御回路３１０は、パイプラ
インステージが変化するときに、マイクロ命令レジスタ
１２０を開ける。制御回路３１０は、拡張演算器のマイ
クロ命令レジスタ１２０が開いたとき、拡張演算器のデ
コーダ３０９が解読したマイクロ命令を受け取り、タス
ク切り換えを行う制御を行うとともに、タスク管理部３
６１に命令で指定されたタスク番号を格納する。拡張転
送命令および３項以上の演算を行う拡張命令の実行時
に、このタスク番号がタスク１であれば、データ処理部
入力バッファ３３０とデータ処理部出力バッファ３３２
とが選択され、タスク番号がタスク２であれば、データ
処理部入力バッファ３３１とデータ処理部出力バッファ
３３３とが選択される。

【０１３９】（３．２）拡張演算器３０２において、タ
スク管理部３６１がタスク１を保持し、プロセッサの汎
用レジスタ１０６が保持するデータをデータ処理部入力
バッファ３３０へ書き込む命令の動作について説明す
る。図５に示したパイプライン処理の状態を表すタイム
チャートは、本動作においても同じタイミングであるの
で、図５を参照しつつ説明する。

【０１４０】時刻１において、プロセッサの命令フェッ
チステージでは、メモリ１０３は、命令をメモリからプ
ロセッサと拡張演算器とへの命令供給バス１２６に載せ
る。時刻１から時刻２に変化するとき、プロセッサの制
御回路３０５は、IF1からDP1へ移行するため、プロセッ
サの命令レジスタ１１２を開ける。拡張演算器の制御回
路３１０は、IF1からDE1へ移行するため、拡張演算器の
命令レジスタ１１９を開ける。

【０１４１】時刻２において、プロセッサの命令解読ス
テージ（DP1）では、プロセッサのデコーダ３０４は、
プロセッサの命令レジスタ１１２が開いたとき、命令を
受け取り、命令を解読する。プロセッサの制御回路３０
５は、プロセッサのデコーダ３０４が先行的に出力する
マイクロ命令により、プロセッサのドライバ１２２を開
けることにより、プロセッサの汎用レジスタ１０６のオ
ペランドをプロセッサと拡張演算器とのデータ処理部入
力バス１２４に載せる。

【０１４２】拡張演算器の命令解読ステージ（DE1）で
は、拡張演算器のデコーダ３０９は、拡張演算器の命令
レジスタ１１９が開いたとき、命令を受け取り、命令を
解読する。時刻２から時刻３に変化するとき、プロセッ
サの制御回路３０５は、DP1からEXP1へパイプラインス
テージが変化するときに、プロセッサのマイクロ命令レ
ジスタ１１３、３１４、３１８を開け、その結果、プロ
セッサのデコーダ３０４から、プロセッサの制御回路３
０５へ、ラッチを開いてマイクロ命令を伝達し、パイプ
ライン制御を行うプロセッサの制御回路３０５の制御に
より、プロセッサと拡張演算器とのデータ処理部入力バ
ス１２４から、プロセッサのデータ処理部２０７へ、ラ
ッチを開いてオペランドを伝達し、プロセッサと拡張演
算器とのデータ処理部入力バス１２４のデータが、拡張
演算器３０２に達する。拡張演算器の制御回路３１０
は、DE1からEXE1へパイプラインステージが変化すると
きに、拡張演算器のマイクロ命令レジスタ１２０を開け
る。プロセッサの制御回路３０５は、プロセッサのマイ
クロ命令レジスタ１１３が開いたとき、プロセッサのデ
コーダ３０４のDP1命令解読ステージが解読したマイク
ロ命令を受け取る。拡張演算器の制御回路３１０は、拡
張演算器のマイクロ命令レジスタ１２０が開いたとき、
拡張演算器のデコーダ３０９のDE1命令解読ステージが
解読したマイクロ命令を受け取る。

【０１４３】時刻３において、プロセッサの命令実行ス
テージ（EXP1）では、プロセッサのデータ処理部２０７
は、データ処理を行わない。拡張演算器の命令実行ステ
ージ（EXE1）では、タスク管理部３６１は、保持するタ
スク情報としてタスク１を、拡張演算器の制御回路３１
０へ出力する。拡張演算器の制御回路３１０は、タスク
管理部３６１が出力するタスク１により、拡張演算器の
ドライバ３５１を開けることにより、プロセッサと拡張
演算器とのデータ処理部入力バス１２４の１個のオペラ
ンドを拡張演算器のデータ処理部入力バッファ３３０に
伝達する。拡張演算器のデータ処理部入力バッファ３３
０は、プロセッサと拡張演算器とのデータ処理部入力バ
ス１２４の１個のオペランドを保持する。

【０１４４】（３．３）拡張演算器３０２においてタス
ク管理部３６１がタスク１を保持している場合に、プロ
セッサの汎用レジスタ１０６が保持するデータと、デー
タ処理部入力バッファ３３０が保持するデータとを用い
て演算し、出力結果をプロセッサの汎用レジスタ１０６
と、データ処理部出力バッファ３３２とへの書き込みを
行う拡張命令の動作について説明する。図６に示したパ
イプライン処理の状態を表すタイムチャートは、本動作
においても同じタイミングであるので、図６を参照しつ
つ説明する。

【０１４５】時刻１において、プロセッサの命令フェッ
チステージでは、メモリ１０３は、命令をメモリからプ
ロセッサと拡張演算器とへの命令供給バス１２６に載せ
る。時刻１から時刻２に変化するとき、プロセッサの制
御回路３０５は、IF1からDP1へ移行するため、プロセッ
サの命令レジスタ１１２を開ける。拡張演算器の制御回
路３１０は、IF1からDE1へ移行するため、拡張演算器の
命令レジスタ１１９を開ける。

【０１４６】時刻２において、プロセッサの命令解読ス
テージ（DP1）では、プロセッサのデコーダ３０４は、
プロセッサの命令レジスタ１１２が開いたとき、命令を
受け取り、命令を解読する。プロセッサの制御回路３０
５は、プロセッサのデコーダ３０４が先行的に出力する
マイクロ命令により、プロセッサのドライバ１２２を開
けることにより、プロセッサの汎用レジスタ１０６のオ
ペランドをプロセッサと拡張演算器とのデータ処理部入
力バス１２４に載せる。

【０１４７】拡張演算器の命令解読ステージ（DE1）で
は、拡張演算器のデコーダ３０９は、拡張演算器の命令
レジスタ１１９が開いたとき、命令を受け取り、命令を
解読する。時刻２から時刻３に変化するとき、プロセッ
サの制御回路３０５は、DP1からEXP1へパイプラインス
テージが変化するときに、プロセッサのマイクロ命令レ
ジスタ１１３、３１４、３１８を開け、その結果、プロ
セッサのデコーダ３０４から、プロセッサの制御回路３
０５へ、ラッチを開いてマイクロ命令を伝達し、パイプ
ライン制御を行うプロセッサの制御回路３０５の制御に
より、プロセッサと拡張演算器とのデータ処理部入力バ
ス１２４から、プロセッサのデータ処理部２０７へ、ラ
ッチを開いてオペランドを伝達し、プロセッサと拡張演
算器とのデータ処理部入力バス１２４のデータが、拡張
演算器３０２に達する。拡張演算器の制御回路３１０
は、DE1からEXE1へパイプラインステージが変化すると
きに、拡張演算器のマイクロ命令レジスタ１２０を開け
る。プロセッサの制御回路３０５は、プロセッサのマイ
クロ命令レジスタ１１３が開いたとき、プロセッサのデ
コーダ３０４のDP1命令解読ステージが解読したマイク
ロ命令を受け取る。拡張演算器の制御回路３１０は、拡
張演算器のマイクロ命令レジスタ１２０が開いたとき、
拡張演算器のデコーダ３０９のDE1命令解読ステージが
解読したマイクロ命令を受け取る。

【０１４８】時刻３において、プロセッサの命令実行ス
テージ（EXP1）では、プロセッサのデータ処理部２０７
は、データ処理を行わない。拡張演算器の命令実行ステ
ージ（EXE1）では、タスク管理部３６１は、保持するタ
スク情報としてタスク１を、拡張演算器の制御回路３１
０へ出力する。拡張演算器の制御回路３１０は、拡張演
算器のドライバ３５０を開けることにより、プロセッサ
と拡張演算器とのデータ処理部入力バス１２４の１個の
オペランドを拡張処理部２１１に伝達し、タスク管理部
３６１が出力するタスク１により、拡張演算器のセレク
タ３６０が拡張演算器のデータ処理部入力バッファ３３
０を選択し、１個のオペランドを拡張処理部２１１に伝
達する。拡張処理部２１１は、プロセッサと拡張演算器
とのデータ処理部入力バス１２４の１個のオペランド
と、拡張演算器のデータ処理部入力バッファ３３０の１
個のオペランドとを処理し結果として２個の処理結果デ
ータを出力する。拡張演算器の制御回路３１０は、拡張
演算器のドライバ３５４を開けることにより、拡張処理
部２１１の一方の処理結果データをプロセッサと拡張演
算器とのデータ処理部出力バス１２５に伝達し、プロセ
ッサと拡張演算器とのデータ処理部出力バス１２５に載
せることにより、処理結果データがプロセッサ３０１に
達する。拡張演算器の制御回路３１０は、タスク管理部
３６１が出力するタスク１により、拡張演算器のドライ
バ３５５を開けることにより、拡張処理部２１１のもう
一方の処理結果データを拡張演算器のデータ処理部出力
バッファ３３２に伝達する。拡張演算器のデータ処理部
出力バッファ３３２は、もう一方の処理結果データを保
持する。

【０１４９】時刻３から時刻４に変化するとき、プロセ
ッサの制御回路３０５は、EXP1からWB1へパイプライン
ステージが変化するときに、プロセッサのレジスタライ
トバッファ１１６を開け、その結果、プロセッサと拡張
演算器とのデータ処理部出力バス１２５から、プロセッ
サの汎用レジスタ１０６へ、ラッチを開いて一方の処理
結果データを伝達する。

【０１５０】時刻４において、プロセッサの汎用レジス
タ１０６は、一方の処理結果データを保持する。 （３．４）タスク管理部３６１がタスク２を保持してい
る場合に、データ処理部出力バッファ３３３が保持する
データをプロセッサの汎用レジスタ１０６へ書き込む拡
張転送命令の動作について説明する。図７に示したパイ
プライン処理の状態を表すタイムチャートは、本動作に
おいても同じタイミングであるので、図７を参照しつつ
説明する。

【０１５１】時刻１において、プロセッサの命令フェッ
チステージでは、メモリ１０３は、命令をメモリからプ
ロセッサと拡張演算器とへの命令供給バス１２６に載せ
る。時刻１から時刻２に変化するとき、プロセッサの制
御回路３０５は、IF1からDP1へ移行するため、プロセッ
サの命令レジスタ１１２を開ける。拡張演算器の制御回
路３１０は、IF1からDE1へ移行するため、拡張演算器の
命令レジスタ１１９を開ける。

【０１５２】時刻２において、プロセッサの命令解読ス
テージ（DP1）では、プロセッサのデコーダ３０４は、
プロセッサの命令レジスタ１１２が開いたとき、命令を
受け取り、命令を解読する。拡張演算器の命令解読ステ
ージ（DE1）では、拡張演算器のデコーダ３０９は、拡
張演算器の命令レジスタ１１９が開いたとき、命令を受
け取り、命令を解読する。

【０１５３】時刻２から時刻３に変化するとき、プロセ
ッサの制御回路３０５は、DP1からEXP1へパイプライン
ステージが変化するときに、プロセッサのマイクロ命令
レジスタ１１３、３１４を開け、その結果、プロセッサ
のデコーダ３０４から、プロセッサの制御回路３０５
へ、ラッチを開いてマイクロ命令を伝達し、パイプライ
ン制御を行うプロセッサの制御回路３０５の制御によ
り、プロセッサと拡張演算器とのデータ処理部入力バス
１２４から、プロセッサのデータ処理部２０７へ、ラッ
チを開いてオペランドを伝達する。拡張演算器の制御回
路３１０は、DE1からEXE1へパイプラインステージが変
化するときに、拡張演算器のマイクロ命令レジスタ１２
０を開ける。プロセッサの制御回路３０５は、プロセッ
サのマイクロ命令レジスタ１１３が開いたとき、プロセ
ッサのデコーダ３０４のDP1命令解読ステージが解読し
たマイクロ命令を受け取る。拡張演算器の制御回路３１
０は、拡張演算器のマイクロ命令レジスタ１２０が開い
たとき、拡張演算器のデコーダ３０９のDE1命令解読ス
テージが解読したマイクロ命令を受け取る。

【０１５４】時刻３において、プロセッサの命令実行ス
テージ（EXP1）では、プロセッサのデータ処理部２０７
は、データ処理を行わない。拡張演算器の命令実行ステ
ージ（EXE1）では、タスク管理部３６１は、保持するタ
スク情報としてタスク２を、拡張演算器の制御回路３１
０へ出力する。拡張演算器の制御回路３１０は、タスク
管理部３６１が出力するタスク２により、拡張演算器の
ドライバ３５８を開けることにより、拡張演算器のデー
タ処理部出力バッファ３３３が保持する処理結果データ
を、プロセッサと拡張演算器とのデータ処理部出力バス
１２５に伝達する。

【０１５５】時刻２から時刻３に変化するとき、プロセ
ッサの制御回路３０５は、EXP1からWB1へパイプライン
ステージが変化するときに、プロセッサのレジスタライ
トバッファ１１６を開け、その結果、プロセッサと拡張
演算器とのデータ処理部出力バス１２５から、プロセッ
サの汎用レジスタ１０６へ、ラッチを開いて一方の処理
結果データを伝達する。

【０１５６】時刻４において、プロセッサの汎用レジス
タ１０６は、一方の処理結果データを保持する。なお、
本実施例においてタスク管理部３６１がタスクを切り替
えることを制御するために、ここでは拡張演算器の制御
回路３１０が制御を行ったが、外部よりタスク切り替え
信号線を設け、このタスク切り替え信号によってタスク
を切り替えてもよい。

【０１５７】また、上記第１〜第３実施例では、拡張命
令のオペランドデータとしてレジスタが指定されている
場合を説明したが、オペランドデータとしてメモリデー
タが指定されている場合も同様に動作することができ
る。この場合、プロセッサがメモリアクセスを行うの
で、実行速度の点では従来技術と同等であるが、拡張演
算器内部にメモリアクセスを制御する回路が不要になる
ので、回路規模の点では従来技術よりも小さくすること
ができ、その分コストも低減できる。

【０１５８】

【発明の効果】以上説明したように、請求項１の発明に
よれば、拡張処理装置がデータ処理装置のデータ保持手
段のデータを用いて演算する場合、及び、拡張処理装置
の演算結果をデータ処理送致のレジスタに格納する場合
に、一旦メモリを経由してデータ転送する必要がなくな
り、データ処理装置と拡張処理装置との間で直接データ
の受け渡しをするので、処理能力の高い情報処理装置を
実現することができるという効果がある。

【０１５９】請求項２の発明によれば、請求項１の効果
に加えて、複数の拡張処理装置を同時に接続して、多様
な拡張演算命令が混在するプログラムを高速に実行する
ことができるという効果がある。また、必要とされる拡
張処理装置だけを実装することにより、コスト上昇と消
費電力の増大とを抑止することができる。さらに拡張処
理装置を必要としない場合には、データ処理装置から切
り離して実装しなくてもよい。切り離した場合、プロセ
ッサ内部の各配線にかかる電気的負荷が変化しないので
切り離しに関して制約を受けないという効果がある。

【０１６０】請求項３の発明によれば、請求項１の効果
に加えて、複数のフラグもオペランドデータと同様に、
データ処理装置と拡張処理装置との間で直接受け渡しを
するので、より処理能力の高い情報処理装置を実現する
ことができるという効果がある。請求項４の発明によれ
ば、請求項２の効果に加えて、拡張演算実行ステージと
データ処理装置の実行ステージとで、実際のステージの
サイクル数を合わせるので、データ処理装置のパイプラ
イン動作を乱すことなく、拡張演算命令の実行と、デー
タ処理装置の命令実行との移行をスムーズに行うことが
できるという効果がある。

【０１６１】請求項５の発明によれば、請求項４の効果
に加えて、前記実行終了通知を伝達する信号線を追加す
ることにより、パイプライン動作を乱さず、簡単な構成
で拡張演算命令への移行をスムーズに行うことができる
という効果がある。請求項６の発明によれば、請求項４
の効果に加えて、データ処理装置と拡張処理装置との間
に拡張命令実行終了を通知する信号線を追加することな
く、また、複数の拡張処理装置の接続にも好適した構成
が実現できるという効果がある。

【０１６２】請求項７の発明によれば、請求項１、３ま
たは４の効果に加えて、３つ以上のオペランドを要する
拡張演算命令の実行に好適した情報処理装置を実現する
ことができるという効果がある。また、複数のオペラン
ドデータをバスを設けて供給する場合と比べて、チップ
面積の増大によるコスト上昇と消費電力の増大とを抑止
することができる。

【０１６３】請求項８の発明によれば、請求項７の効果
に加えて、拡張演算命令の実行中に割り込み処理が生じ
た場合、実行時間が増大し性能が劣化を抑止することが
でき、割り込み処理への移行を迅速にすることができる
という効果がある。請求項９の発明によれば、請求項７
の効果に加えて、拡張演算の結果、複数のデータが生成
される場合でも、演算結果をデータ保持手段に高速に格
納することができるという効果がある。

【０１６４】請求項１０の発明によれば、請求項９の効
果に加えて、割り込み処理への移行を迅速にすることが
でき、より柔軟な拡張演算をすることができるという効
果がある。請求項１１の発明によれば、請求項の効果に
加えて、複数のタスクを処理する場合に、各タスクに対
応して１対の入力バッファと出力バッファとが使用され
るので、拡張演算器が処理中にタスク切り換え処理が生
じた場合、実行時間の増大と性能劣化とを抑止すること
ができ、高速なタスクスイッチを実現できるという効果
がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例における情報処理装置の
構成を示すブロック図である。

【図２】同実施例における拡張演算装置に対する拡張命
令の一例を示す図である。

【図３】同実施例における情報処理装置におけるパイプ
ライン処理の状態を表すタイムチャートである。

【図４】本発明の第２実施例における情報処理装置の構
成を示すブロック図である。

【図５】同実施例の情報処理装置におけるプロセッサの
汎用レジスタ１０６が保持するオペランドをデータ処理
部入力バッファ２３０へ書き込む拡張転送命令のパイプ
ライン処理の状態を表すタイムチャートである。

【図６】同実施例の情報処理装置におけるプロセッサの
汎用レジスタ１０６が保持するオペランドと、データ処
理部入力バッファ２３０が保持するオペランドとを用
い、出力結果をプロセッサの汎用レジスタ１０６とデー
タ処理部出力バッファ２３１とへの書き込みを行う拡張
処理部２１１の実行命令のパイプライン処理の状態を表
すタイムチャートである。

【図７】本発明の実施例２の情報処理装置におけるデー
タ処理部出力バッファ２３１が保持するデータをプロセ
ッサの汎用レジスタ１０６へ書き込む命令のパイプライ
ン処理の状態を表すタイムチャートである。

【図８】本発明の実施例２の情報処理装置におけるプロ
セッサ２０１に割り込みが発生し、拡張演算器のデータ
処理部入力バッファ２３０と、拡張演算器のデータ処理
部出力バッファ２３１とのデータを、退避データ保持バ
ッファ２３２に格納する動作を表すタイムチャートであ
る。

【図９】本発明の実施例２の情報処理装置における割り
込み復帰命令のパイプライン処理の状態を表すタイムチ
ャートである。

【図１０】本発明の実施例３における情報処理装置の構
成図である。

【図１１】本発明の情報処理装置のＬＳＩレイアウトの
一例を示す図である。

【符号の説明】

１０１ プロセッサ １０２ 拡張演算器 １０３ メモリ １０４ デコーダ １０５ 制御回路 １０６ 汎用レジスタ １０８ フラグ格納レジスタ １０９ デコーダ １１０ 制御回路 １１２ 命令レジスタ １１３ マイクロ命令レジスタ １１４ データラッチ １１６ レジスタライトバッファ １１７ メモリライトバッファ １１８ 拡張演算器用データラッチ １１９ 命令レジスタ １２０ マイクロ命令レジスタ １２１ ドライバ １２１〜１２３ ドライバ １２４ データ処理部入力バス １２５ データ処理部出力バス １２６ 命令供給バス １２７ データバス １２８ データバス １２９ 状態管理部 １３０ フラグデータバス １３１ フラグデータバス １３２〜１３５ ドライバ １４０ 第１データ処理部 １４１ 第２データ処理部 １４３ パイプラインラッチ １５０ 第１拡張処理部 １５１ 第２拡張処理部 １５２ 第３拡張処理部 １５３ 第４拡張処理部 １５４ ドライバ

Claims (11)

【特許請求の範囲】
1. 【請求項１】 メモリ中の命令に従ってデータを処理す
   る主たるデータ処理装置と従たる拡張処理装置とからな
   る情報処理装置であって、 データ処理装置は、 複数のデータ保持領域を有するデータ保持手段と、 メモリ中の命令を取り出す命令取り出し手段と、 取り出された命令を解読し、拡張処理装置で実行すべき
   拡張演算命令を検出する命令検出手段と、 検出された拡張演算命令のオペランドでソースとして指
   定されたデータ保持領域と、デスティネーションとして
   指定されたデータ保持領域とを判別するオペランド判別
   手段と、 判別されたソースのデータ保持領域のデータを拡張処理
   装置に供給するデータ供給手段と、 拡張処理装置から伝送される演算結果を、判別されたデ
   スティネーションのデータ保持領域に格納するデータ格
   納手段とを備え、 拡張処理装置は、 取り出された命令を解読して拡張演算命令を検出する拡
   張命令解読手段と、 データ供給手段から供給されるデータを用いて、拡張命
   令解読手段に検出された拡張演算命令を実行する拡張実
   行手段とを備え、 データ処理装置と拡張処理装置とは、メモリから取り出
   された命令を命令検出手段と拡張命令解読手段とに伝送
   する命令バス、データ供給手段の供給データを拡張実行
   手段に伝送する第１のバス、及び、拡張実行手段の演算
   結果をデータ格納手段に伝送する第２のバスにより接続
   されていることを特徴とする情報処理装置。
2. 【請求項２】 前記情報処理装置は、さらに複数の前記
   拡張処理装置を備え、 各拡張処理装置は、演算種類が互いに異なる拡張演算命
   令を実行し、 前記命令バスは、メモリから取り出された命令を各拡張
   命令解読手段に伝送し、 前記第１のバスは、データ供給手段の供給データを各拡
   張実行手段に伝送し、 前記第２のバスは、各拡張実行手段の演算結果をデータ
   格納手段に伝送することを特徴とする請求項１記載の情
   報処理装置。
3. 【請求項３】 前記データ処理装置は、さらに、演算
   結果の状態を表す複数のフラグを保持するフラグレジス
   タを備え、 前記データ供給手段は、ソースのデータ保持領域のデー
   タ供給とともに、フラグレジスタのフラグを拡張処理装
   置に供給し、 前記データ格納手段は、演算結果をディスチネーション
   のデータ保持領域に格納するとともに、拡張処理装置か
   らの新たなフラグをフラグレジスタに格納し、 前記拡張実行手段は、データ供給手段から供給されるデ
   ータとともにフラグを用いて拡張演算命令を実行し、当
   該演算の状態を表す新たなフラグをデータ格納手段に出
   力し、 データ処理装置と拡張処理装置とは、さらに、データ供
   給手段により供給されるフラグを拡張実行手段に伝送す
   る第１のフラグバス、及び、拡張実行手段からの新たな
   フラグをフラグレジスタに伝送する第２のフラグバスに
   より接続されていることを特徴とする請求項１記載の情
   報処理装置、
4. 【請求項４】 前記データ処理装置は、少なくとも命令
   フェッチステージと、命令解読ステージと命令実行ステ
   ージとを含むパイプライン処理を行い、さらに、 拡張実行手段における拡張演算の実行サイクル数に、命
   令実行ステージのサイクル数を一致させるステージ状態
   管理手段と、 を備え、 前記拡張処理装置は、データ処理装置に同期して動作す
   ることを特徴とする請求項２記載の情報処理装置。
5. 【請求項５】 前記拡張実行手段は、拡張演算の実行に
   際して、命令実行の最後のサイクルになったときに、ス
   テージ状態管理手段に拡張演算の実行終了を通知し、 前記ステージ状態管理手段は、拡張演算の実行終了通知
   を受けると、受けた時点の実行サイクルで命令実行ステ
   ージを終了させることを特徴とする請求項４記載の情報
   処理装置。
6. 【請求項６】 前記データ処理装置は、 検出手段により検出された拡張演算命令に応じて、デー
   タ処理装置の実行ステージのサイクル数を決定する決定
   手段を備え、 前記ステージ状態管理手段は、決定されたサイクル数の
   間命令実行ステージを継続させることを特徴とする請求
   項４記載の情報処理装置。
7. 【請求項７】前記命令検出手段は、データ処理装置から
   拡張処理装置へのデータ転送を指示する第１の転送命令
   を検出し、 前記オペランド判別手段は、検出された第１の転送命令
   のオペランドでソースとしての指定されたデータ保持領
   域を判別し、 前記データ供給手段は、判別された第１の転送命令のソ
   ースのデータ保持領域のデータを第１のバスに出力さ
   せ、 前記拡張処理装置は、さらに、データを保持する入力バ
   ッファを備え、 前記拡張命令解読手段は、前記転送命令を検出した場
   合、第１のバスからのデータを入力バッファに格納し、 前記拡張命令実行手段は、３つ以上のオペランドを要す
   る拡張演算命令の実行に入力バッファのデータを用いる
   ことを特徴とする請求項１、３または４記載の情報処理
   装置。
8. 【請求項８】 前記情報処理装置は、さらに、データを
   記憶する領域を有する退避バッファを備え、 前記拡張命令解読手段は、割込み処理からの復帰命令を
   検出し、 前記データ処理装置は、割込み要求を受け付けると、割
   込み信号を拡張処理装置に出力し、 前記拡張処理装置は、さらに割込み信号を受けると、前
   記入力バッファのデータを退避バッファに退避させる退
   避手段と、 割り込み処理からの復帰命令が検出されると、退避バッ
   ファのデータを前記入力バッファに復帰させる復帰手段
   とを備えることを特徴とする請求項７記載の情報処理装
   置。
9. 【請求項９】前記拡張処理装置は、さらに、拡張実行手
   段の演算結果の一部を保持する出力バッファを備え、 前記拡張命令解読手段は、拡張処理装置からデータ処理
   装置へのデータ転送を指示する第２の転送命令を解読し
   た場合、出力バッファのデータを第２のバスに出力さ
   せ、 前記命令検出手段は、前記第２の転送命令を検出し、 前記オペランド判別手段は、検出された第２の転送命令
   のオペランドでディスチネーションとして指定されたデ
   ータ保持領域を判別し、 前記データ格納手段は、第２の転送命令のディスチネー
   ションのデータ保持領域に第２のバスからのデータを格
   納することを特徴とする請求項１、３、４、または７記
   載の情報処理装置。
10. 【請求項１０】 前記情報処理装置は、さらに、複数の
    データを記憶する領域を有する退避バッファを備え、 前記データ処理装置は、割込み要求を受け付けると、割
    込み信号を拡張処理装置に出力し、 前記拡張処理装置は、さらに割込み信号を受けると、前
    記入力バッファおよび出力バッファのデータを退避バッ
    ファに退避させる退避手段と、 割り込み処理からの復帰命令が検出されると、退避バッ
    ファのデータを前記入力バッファ及び出力バッファに復
    帰させる復帰手段と、 を備え、 前記拡張命令解読手段は、割込み処理からの復帰命令を
    検出すると、その旨を復帰手段に通知することを特徴と
    する請求項９記載の情報処理装置。
11. 【請求項１１】前記拡張命令解読手段は、タスクを識別
    するタスク番号を伴うタスク切り替え命令を解読し、 前記拡張処理装置は、さらに、複数の前記入力バッファ
    と、同数の前記出力バッファとを対にして備え、 解読されたタスク切り替え命令に示されるタスク番号に
    対応させた１対の入力バッファと出力バッファに対する
    データ入出力を許可し、他の入力バッファと出力バッフ
    ァに対するデータ入出力を禁止するタスク管理手段を備
    えることを特徴とする請求項９記載の情報処理装置。