KR960038545A - 반도체 메모리장치의 클럭 제어회로 - Google Patents
반도체 메모리장치의 클럭 제어회로 Download PDFInfo
- Publication number
- KR960038545A KR960038545A KR1019950008676A KR19950008676A KR960038545A KR 960038545 A KR960038545 A KR 960038545A KR 1019950008676 A KR1019950008676 A KR 1019950008676A KR 19950008676 A KR19950008676 A KR 19950008676A KR 960038545 A KR960038545 A KR 960038545A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- pad
- inputting
- external
- external clock
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야 반도체 메모리장치.
2. 발명이 해결하려고 하는 기술적 과제 반도체 메모리장치에서 회로의 동작 속도를 측정하여 최적의 타이밍으로 클럭을 발생함.
3. 발명의 해결 방법의 요지, 제1클럭에 의해 활성화되어 제1기능을 수행하는 제1기능수행수단과, 제2클럭에 의해 활성화되어 제2기능을 수행하는 제2기능수행수단을 구비하는 반도체메모리장치에서, 조절 가능한 외부클럭을 입력하는 패드와, 제1클럭을 입력하여 지연하는 수단과, 패드와 지연수단으로 출력되는 두 클럭을 입력하며, 두 클럭이 활성화될 시 제2클럭을 발생하는 수단을 기부하여, 외부클럭을 가변시켜 제1기능을 수행수단의 동작시간을 측정하고, 측정 결과에 따라 최적의 타이밍에서 제2클럭을 활성화시킴.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 반도체 메모리장치에서 클럭 발생을 제어하는 회로도, 제5도는 제4도 중 내부 클럭을 발생하는 회로의 구성도, 제6도는 제4도 각 부의 동작 특성을 도시하는 파형도, 제7도는 제4도 중 내부 클럭을 발생하는 회로의 또 다른 구성도.
Claims (9)
- 제1클럭에 의해 활성화되어 제1기능을 수행하는 제1기능수행단과, 제2클럭에 의해 활성화되어 제2기능을 수행하는 제2기능수행수단을 구비하는 반도체 메모리장치에 있어서, 조절 가능한 외부클럭을 입력하는 패드와, 상기 제1클럭을 입력하여 지연하는 수단과, 상기 패드와 지연수단으로 출력되는 두 클럭을 입력하며, 상기 두 클럭이 활성화될 시 상기 제2클럭을 발생하는 수단을 구비하여, 상기 외부클럭을 가변시켜 상기 제1기능수행수단의 동작시간을 측정하고, 측정 결과에 따라 최적의 타이밍에서 상기 제2클럭을 활성화시킬 수 있음을 특징으로 하는 반도체 메모리장치의 클럭 발생회로.
- 제1항에 있어서, 상기 패드와 제2전압 사이에 연결되며 제어단이 제1전압에 연결되는 스위칭수단을 더 구비하여 상기 외부클럭이 인가되지 않을시 상기 패드 전위를 제2전압 레벨로 유지하여 상기 외부클럭을 비활성화시키는 수단을 더 구비한 것을 특징으로 하는 반도체 메모리장치의 클럭 발생회로.
- 제2항에 있어서, 상기 스위칭수단이 엔모오스트랜지스터이며, 상기 제1전압이 전원전압이고 상기 제2전압이 접지전압인 것을 특징으로 하는 반도체 메모리장치의 클럭 발생회로.
- 제1클럭에 의해 활성화되어 제1기능을 수행하는 제1기능수행수단과, 제2클럭에 의해 활성화되어 제2기능을 수행하는 제2기능수행수단을 구비하는 반도체 메모리장치에 있어서, 상기 제1클럭을 입력하여 지연하는 수단과, 외부클럭모드신호를 입력하는 제1패드와, 타이밍 조절이 가능한 외부클럭을 입력하는 제2패드와, 상기 제1패드와 지연수단의 출력을 입력하며, 상기 외부클럭모드신호가 해제된 상태에서 상기 지연된 제1클럭 입력시 상기 제2클럭을 활성화시키고, 상기 외부클럭모드신호 활성화시 상기 지연수단의입력을 비활성화시키는 제1수단과, 상기 제1패드 및 제2패드의 출력을 입력하며,상기 외부클럭모드신호 해제시 상기 외부클럭의 통로를차단하고 상기 외부클럭모드신호 활성화시 상기 외부클럭을 제2클럭으로 발생하는 제2수단과 상기 제1수단 및 제2수단의 출력을 입력하여 상기 제2클럭을 발생하는 수단을 구비하여, 일반동작모드시 상기 지연된 제1클럭을 제2클럭으로 발생하고, 외부클럭모드시 상기 외부클럭을 가변시켜 상기 제1기능수행수단의 동작시간을 측정하고, 측정 결과에 따라 최적의 타이밍에서 상기 제2클럭을 활성화시킬 수 있음을 특징으로 하는 반도체 메모리 장치의 클럭 발생회.
- 제4항에 있어서, 상기 패드와 제2전압 사이에 연결되며 제어단이 제1전압에 연결되는 스위칭수단을 더 구비하여 상기 외부클럭이 인가되지 않을시 상기 패드 전위를 제2전압 레벨로유지하여 상기외부클럭을 비활성화시키는 수단을 더 구비한 것을 특징으로 하는 반도체 메모리장치의 클럭 발생회로.
- 제5항에 있어서, 상기 스위칭수단이 엔모오스트랜지스터이며, 상기 제1전압이 전원전압이고 상기 제2전압이 접지전압인 것을 특징으로 하는 반도체 메모리장치의 클럭 발생회로.
- 외부 제어신호에 의해 동작되는 반도체 미모리장치에 있어서, 상기 외부제어신호를 소정 지연하여 제1클럭을 발생하는 제1클럭발생수단과, 외부입력신호를 입력하며, 상기 제1클럭에 의해 활성화되어 상기 입력신호를 처리하는 제1기능수행수단과, 외부클럭을 입력하는 패드 및 상기 제1클럭을 지연하는 수단을 구비하며, 상기 외부클럭이 입력되지 않을 시 상기 지연된 제1클럭을 제2클럭으로 발생하고, 상기 외부클럭이 입력될 시상기 외부클럭으로 상기 제2클럭을 발생하는 제2클럭발생수단과,상기 제2클럭에 의해 활성화되어 상기 제1기능수행수단의 출력을 처리하는 제2기능수행수단으로 구성되어, 상기 외부클럭을 가변시켜 상기 제1기능수행수단의 동작시간을 측정하고, 측정 결과에 따라 최적의 타이밍에서 상기 제2클럭을 활성화시킬 수 있음을 특징으로 하는 반도체 메모리장치의 클럭 발생회로.
- 제7항에 있어서, 상기 제2클럭발생수단이, 조절 가능한 외부클럭을 입력하는 패드와, 상기 제1클럭을 입력하여 지연하는 수단과, 상기 패드와 지연수단으로 출력되는 두 클럭을 입력하며, 상기 두 클럭이 활성화될 시상기 제2클럭을 발생하는 수단으로 구성된 것을 특징으로 하는 반도체 메모리장치의 클럭발생회로.
- 제7항에 있어서, 제2클럭발생수단이, 상기 제1클럭을 입력하여 지연하는 수단과, 외부클럭모드신호를 입력하는 제1패드와, 타이밍 조절이 가능한 외부클럭을 입력하는 제2패드와, 상기 제1패드와 지연수단의 출력을 입력하며, 상기 외부클럭모드신호가 해제되 상태에서 상기 지연된 제1클럭 입력시 상기 제2클럭을 활성화시키고, 상기 외부클럭모드신호 활성화시 상기 지연수단의 입력을 비활성화시키는 제1수단과, 상기 제1패드 및 제2패드의 출력을 입력하며, 상기 외부클럭모드신호 해제시 상기 외부클럭의 통로를 차단하고 상기 외부클럭모드신호 활성화시 상기 외부클럭을 제2클럭으로 발생하는 제2수단과, 상기 제1수단 및 제2수단의 출력을 입력하여 상기 제2클럭을 발생하는 수단으로 구성된 것을 특징으로 하는 반도체 메모리장치의 클럭발생회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950008676A KR0145218B1 (ko) | 1995-04-13 | 1995-04-13 | 반도체 메모리장치의 클럭 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950008676A KR0145218B1 (ko) | 1995-04-13 | 1995-04-13 | 반도체 메모리장치의 클럭 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960038545A true KR960038545A (ko) | 1996-11-21 |
| KR0145218B1 KR0145218B1 (ko) | 1998-08-17 |
Family
ID=19412105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950008676A KR0145218B1 (ko) | 1995-04-13 | 1995-04-13 | 반도체 메모리장치의 클럭 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0145218B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100317213B1 (ko) * | 1998-10-09 | 2001-12-22 | 가네꼬 히사시 | 클럭 신호 생성 회로 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471144B1 (ko) * | 1998-03-19 | 2005-06-17 | 삼성전자주식회사 | 펄스 발생 회로 |
| KR20160043579A (ko) | 2014-10-13 | 2016-04-22 | 삼성전자주식회사 | 반도체 장치의 사용시간 매니징 방법 및 그에 따른 사용시간 매니징 부를 구비한 반도체 장치 |
-
1995
- 1995-04-13 KR KR1019950008676A patent/KR0145218B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100317213B1 (ko) * | 1998-10-09 | 2001-12-22 | 가네꼬 히사시 | 클럭 신호 생성 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0145218B1 (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW368656B (en) | Semiconductor memory device using asynchronous signal | |
| KR970029752A (ko) | 반도체 메모리장치의 내부승압전원 발생회로 | |
| KR970008876A (ko) | 펄스폭 변조(pulse width modulation)회로 | |
| TW343296B (en) | Internal clock generation circuit of semiconductor device and method for generating internal clock | |
| KR870009387A (ko) | 반도체 대규모 집적회로 | |
| KR960024984A (ko) | 동기식 메모리장치의 데이타신호 분배회로 | |
| KR960038545A (ko) | 반도체 메모리장치의 클럭 제어회로 | |
| KR970051107A (ko) | 내부전원전압 공급장치 | |
| KR890007430A (ko) | 반도체 장치의 출력회로 | |
| KR970008190A (ko) | 반도체장치의 모드 설정회로 | |
| KR980006913A (ko) | 입력 누설전류가 없는 자동 모드 선택 장치 | |
| KR970029787A (ko) | 지연된 전력 강하에 의한 메모리 장치 성능의 개선 | |
| KR970049299A (ko) | 전원공급장치의 동작 제어회로 | |
| KR100190301B1 (ko) | 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로 | |
| KR970071813A (ko) | 딥 파워 다운 제어회로 | |
| KR20040033719A (ko) | 센스 앰프 제어 회로 | |
| KR970076876A (ko) | 외부신호를 샘플링하는 레지스터회로 | |
| KR100331263B1 (ko) | 반도체장치의 오실레이터 | |
| KR920022664A (ko) | 기판 전압 발생회로의 구동방법 | |
| KR100209755B1 (ko) | 라이트 제어장치 | |
| KR100200493B1 (ko) | 구동회로의 접지전압 노이즈 감소회로 | |
| JP2000201057A (ja) | パルス発生回路 | |
| KR970051078A (ko) | 반도체 메모리 장치내의 외부입력신호 검출회로 | |
| KR970051127A (ko) | 반도체 메모리 장치의 전류 감지 증폭기 회로 | |
| KR980005014A (ko) | 버스트 카운터 및 그 캐리 발생방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100413 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |