KR960036085A - 불휘발성 반도체 기억 장치 및 그 제조 공정 - Google Patents

불휘발성 반도체 기억 장치 및 그 제조 공정 Download PDF

Info

Publication number
KR960036085A
KR960036085A KR1019960006201A KR19960006201A KR960036085A KR 960036085 A KR960036085 A KR 960036085A KR 1019960006201 A KR1019960006201 A KR 1019960006201A KR 19960006201 A KR19960006201 A KR 19960006201A KR 960036085 A KR960036085 A KR 960036085A
Authority
KR
South Korea
Prior art keywords
silicon
epitaxial
insulating film
forming
pillars
Prior art date
Application number
KR1019960006201A
Other languages
English (en)
Other versions
KR100210558B1 (ko
Inventor
켄지 사이토
Original Assignee
가네꼬 히사시
닛폰 덴키 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 주식회사 filed Critical 가네꼬 히사시
Publication of KR960036085A publication Critical patent/KR960036085A/ko
Application granted granted Critical
Publication of KR100210558B1 publication Critical patent/KR100210558B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 실리콘 필러가 에피택셜 성장에 의해 형성되어 채널 길이의 불균일성을 억제하여 게이트 소화물막의 질을 개선시키는 불휘발성 반도체 기억 장치를 제공하는 것이다. 제조시, 에피택셜 실리콘 필러는 P-형 실리콘 기판상에 선택적인 에피택셜 성장에 의해 형성되고 게이트산화물 막은 전체 에리어상에 형성된다. 다결정 시리콘은 증착되고 에쳉백되어 플로우팅 게이트로서 작용하는 제1다결정 실리콘 막을 형성한다. 이온 주입은 에피택셜 실리콘필러의 최상부에 드레인 영역을 형성하고 실리콘 기판의 표면상에 소스 영역을 형성시키도록 수행한다. 계층화된 절연막은 형성되고 다결정 실리콘은 증착되고 에칭백 되어 플로우팅 게이트의 측면을 커버하는 제2다결정 실리콘 막을 형성하고 제어 게이트로서 작용한다.
비트선은 드레인 영역상에 형상된다.

Description

불휘발성 반도체 기억 장치 및 그 제조 공정
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 내지 제7도는 본 발명이 적용되는 불휘발성 반도체 기억 장치의 서로 다른 제조 공정 단계를 도시한 도면.

Claims (5)

  1. 불휘발성 반도체 기억장치에 있어서, 실리콘 기판과, 실리콘 단결정의 에피택셜 성장에 의해 행렬로 형성된 다수의 에피택셜 실리콘 필더와, 상기 에피택셜 실리콘 필러들간의 상기 실리콘 기판상에 형성된 소스 영역과, 상기 에피택셜 실리콘 필러상에 형성된 다수의 드레인 영역과, 상기 에피택셜 실리콘 필러의 각열의 방향으로 상기 드레인 영역을 상호 접속시키기 위하여 상기 드레인 영역상에 형성된 행렬의 각 열에 대한 다수의 비트선과, 상기 에피택셜 실리콘 필러간에 형성되고 상기 실리콘 기판에서 상기 에피택셜 실리콘 필러로 확장되는 다수의 제1게이트 절연막과, 상기 에피택셜 실리콘 필러간에 삽입된 상기 제1게이트 절연막으로 상기 에피택셜 실리콘 필러간에 삽입된 상기 제1게이트 절연막으로 상기 에피택셜 실리콘 필러의 측면을 둘러쌓는 다수의 플로우팅 게이트와, 상기 플로우팅 게이트를 커버하는 다수의 제2게이트 절연막 및 행방향의 상기 에픽택셜 실리콘 필러간의 갭에 위치하고 행방향으로 연속적으로 확장하는 다수의 제어 게이트를 구비하는 불휘발성 반도체 기억 장치.
  2. 제1항에 있어서, 열방향의 상기 에피택셜 실리콘 필러간의 거리는 행방향의 상기 에피택셜 실리콘 필러간의 거리보다 크고 상기 제어 게이트는 향방향에서 상호 분리되는 불휘발성 반도체 기억 장치.
  3. 불휘발성 반도체 장치의 제조 공정에 있어서, 실리콘 기판상에 절연막을 형성하고 상기 절연막에 다수의 구멍을 형성하는 단계와, 상기 절연막을 마스크로서 이용하여 실리콘을 선택적으로 성장시켜 단결정 에피택셜층을 필러 형태로 형성시키는 단계와, 열산화에 의해 전체 에리어에 걸쳐 제1게이트 절연막을 형성하는 단계와, 다결정 실리콘을 증착 및 에칭백하여 상기 단결정 에페택셜 층의 상기 필러의 측면상에 다수의 플로우팅 게이트를 형성하는 단계와, 불순물을 주입하여 상기 단결정 실리콘 층 및 상기 플로우팅 게이트로 커버되지 않는 상기 실리콘 기판의 표면 및 상기 단결정 에피택셜층의 상기 필러의 회상부에 고농도 확산층을 형성하는 단계와, 상기 플로우팅 게이트의 표면상에 제2게이트 절연막을 형성하는 단계와, 다결정 실리콘을 증착 및 에칭백하여 상기 플로우팅게이트의 측면을 커버하는 다수의 제어 게이트를 형성하고 행방향의 상기 다수의 단결정 에피택셜층의 필러간의 갭을 채우는 단계 및 상기 단결정 에피택셜층의 필러의 최상부에 형성하는 상기 고농도 확산층을 상호 접속시키는 다수의 비트선을 열방향으로 형성하는 단계를 포함하는 불휘발성 반도체 장치의 제조 공정.
  4. 제3항에 있어서, 상기 선택적으로 성장시키는 단계에서, 상기 단결정 에피택셜층의 필러는 상기 절연막 형성 단계에 의해 형성되는 상기 절연막의 두께와 동일한 높이로 형성되는 불휘발성 반도체 장치의 제조 공정.
  5. 제3항에 있어서, 상기 열방향에서 상기 단결정 에피택셜층의 필러간의 갭의 거리는 상기 행 방향의 거리보다 크게 설정되는 불휘발성 반도체 장치의 제조 공정.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960006201A 1995-03-10 1996-03-09 불휘발성 반도체 기억 장치 및 그 제조 공정 KR100210558B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-78455 1995-03-10
JP7078455A JP2692639B2 (ja) 1995-03-10 1995-03-10 不揮発性半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
KR960036085A true KR960036085A (ko) 1996-10-28
KR100210558B1 KR100210558B1 (ko) 1999-07-15

Family

ID=13662520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006201A KR100210558B1 (ko) 1995-03-10 1996-03-09 불휘발성 반도체 기억 장치 및 그 제조 공정

Country Status (3)

Country Link
US (1) US5891773A (ko)
JP (1) JP2692639B2 (ko)
KR (1) KR100210558B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19603810C1 (de) * 1996-02-02 1997-08-28 Siemens Ag Speicherzellenanordnung und Verfahren zu deren Herstellung
US5973352A (en) * 1997-08-20 1999-10-26 Micron Technology, Inc. Ultra high density flash memory having vertically stacked devices
US6355528B1 (en) * 1999-08-11 2002-03-12 Advanced Micro Devices, Inc. Method to form narrow structure using double-damascene process
JP4730999B2 (ja) 2000-03-10 2011-07-20 スパンション エルエルシー 不揮発性メモリの製造方法
TW457713B (en) * 2000-10-06 2001-10-01 Winbond Electronics Corp Manufacturing method of EEPROM cell
US6566682B2 (en) * 2001-02-09 2003-05-20 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors
US6531727B2 (en) * 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US6559491B2 (en) * 2001-02-09 2003-05-06 Micron Technology, Inc. Folded bit line DRAM with ultra thin body transistors
US6496034B2 (en) * 2001-02-09 2002-12-17 Micron Technology, Inc. Programmable logic arrays with ultra thin body transistors
US6424001B1 (en) 2001-02-09 2002-07-23 Micron Technology, Inc. Flash memory with ultra thin vertical body transistors
US6891262B2 (en) * 2001-07-19 2005-05-10 Sony Corporation Semiconductor device and method of producing the same
KR100457227B1 (ko) * 2001-12-29 2004-11-16 동부전자 주식회사 플레시 이이피롬셀 및 그 제조방법
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6804136B2 (en) * 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators
US6996009B2 (en) * 2002-06-21 2006-02-07 Micron Technology, Inc. NOR flash memory cell with high storage density
US7193893B2 (en) * 2002-06-21 2007-03-20 Micron Technology, Inc. Write once read only memory employing floating gates
US6888739B2 (en) * 2002-06-21 2005-05-03 Micron Technology Inc. Nanocrystal write once read only memory for archival storage
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7221017B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
KR100481986B1 (ko) * 2002-11-12 2005-04-14 매그나칩 반도체 유한회사 비휘발성 메모리 소자의 제조 방법
CN100413054C (zh) * 2003-12-30 2008-08-20 中芯国际集成电路制造(上海)有限公司 使用氧化物线间隔物制造动态随机访问存储器单元结构的方法及其产生的结构
US7098105B2 (en) * 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
US20060046392A1 (en) * 2004-08-26 2006-03-02 Manning H M Methods of forming vertical transistor structures
US7442976B2 (en) 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7679118B2 (en) 2005-06-13 2010-03-16 Micron Technology, Inc. Vertical transistor, memory cell, device, system and method of forming same
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR101559063B1 (ko) 2009-02-02 2015-10-08 삼성전자주식회사 반도체 소자의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135879A (en) * 1985-03-26 1992-08-04 Texas Instruments Incorporated Method of fabricating a high density EPROM cell on a trench wall
US5180680A (en) * 1991-05-17 1993-01-19 United Microelectronics Corporation Method of fabricating electrically erasable read only memory cell
JP2889061B2 (ja) * 1992-09-25 1999-05-10 ローム株式会社 半導体記憶装置およびその製法
US5379255A (en) * 1992-12-14 1995-01-03 Texas Instruments Incorporated Three dimensional famos memory devices and methods of fabricating
US5382540A (en) * 1993-09-20 1995-01-17 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
US5460988A (en) * 1994-04-25 1995-10-24 United Microelectronics Corporation Process for high density flash EPROM cell
US5554550A (en) * 1994-09-14 1996-09-10 United Microelectronics Corporation Method of fabricating electrically eraseable read only memory cell having a trench

Also Published As

Publication number Publication date
US5891773A (en) 1999-04-06
JP2692639B2 (ja) 1997-12-17
JPH08250612A (ja) 1996-09-27
KR100210558B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR960036085A (ko) 불휘발성 반도체 기억 장치 및 그 제조 공정
US8101475B2 (en) Field effect transistor and method for manufacturing the same
CN100342544C (zh) 含有掺杂柱的高压功率mosfet
KR970054231A (ko) 비휘발성 메모리 셀 및 그 제조방법
US5307312A (en) Process for obtaining an N-channel single polysilicon level EPROM cell and cell obtained with said process
KR920018978A (ko) 활성 매트릭스 표시 장치용 고이동도 집적화 구동기 및 그 제조방법
US20010017392A1 (en) Vertical transport MOSFETs and method for making the same
US20080111197A1 (en) Semiconductor device including a misfet having divided source/drain regions
JPH0758785B2 (ja) 縦型電界効果トランジスタの製造方法
JPH11340341A (ja) 半導体記憶装置およびその製造方法
KR930022603A (ko) 수직찬넬 mosfet 및 그 제조방법
KR950028175A (ko) 폴리사이드구조의 전극을 갖는 반도체장치 및 그 제조방법
CN111902943A (zh) 用于制造单粒纳米线的方法以及用于利用所述单粒纳米线制造半导体装置的方法
KR100218330B1 (ko) 노아형 마스크 롬 및 그의 제조방법
JP2701332B2 (ja) 浮遊ゲート型不揮発性半導体記憶装置の製造方法
JPH09191107A (ja) 半導体装置
JPH04294585A (ja) 縦型ｍｏｓ半導体装置の製造方法
US6720224B2 (en) Method for forming transistor of semiconductor device
JPH03198377A (ja) 浮遊ゲート型ｅｐｒｏｍ装置の製造方法
JP2003068894A (ja) 半導体記憶装置およびその形成方法
KR920020640A (ko) 고압 산화 방법에 의해 형성된 집적 회로용 절연체층 및 이의 형성 방법
KR900002313A (ko) 자기-정합 터널을 갖고 있는 전기적으로 소거 가능하고 전기적으로 프로그램 가능한 판독 전용 메모리 및 그 제조방법
US20030030113A1 (en) Semiconductor device
JPS6325979A (ja) 半導体集積回路装置
KR960006105B1 (ko) 모스 전계효과트랜지스터(mos fet)의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090424

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee