KR960006105B1 - 모스 전계효과트랜지스터(mos fet)의 제조방법 - Google Patents
모스 전계효과트랜지스터(mos fet)의 제조방법 Download PDFInfo
- Publication number
- KR960006105B1 KR960006105B1 KR1019930001897A KR930001897A KR960006105B1 KR 960006105 B1 KR960006105 B1 KR 960006105B1 KR 1019930001897 A KR1019930001897 A KR 1019930001897A KR 930001897 A KR930001897 A KR 930001897A KR 960006105 B1 KR960006105 B1 KR 960006105B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- single crystal
- drain
- insulating layer
- source
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 38
- 238000001953 recrystallisation Methods 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 239000007790 solid phase Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 description 12
- 238000002955 isolation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
내용 없음
Description
제 1 도는 종래 MOS FET의 구조도
제 2 도는 종래 MOS FET의 다른 구조도
제3도는 본 발명에 따른 일실시예의 MOS FET 구조도
제4도는 본 발명에 따른 다른 실시예의 MOS FET 구조도
제5도는 본 발명의 재결정화에 따른 비저항값과 불순물 농도와의 관계도
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기관 2 : 소스
3 : 드레인 4 : 게이트산화막
5 : 필드산화막 6 : 게이트전극
7 : 절연층 8 : 채널다결정실리콘
9 : 산화막
본 발명은 모스 전계효과 트랜지스터(MOS FET)에 관한 것으로, 특히 절연층위에 소스/드레인을 형성하여 고집적도를 요구하는 반도체 제작에 적당하도록 한 MOS FET의 제조방법 및 구조에 관한 것이다.
일반적으로 사용되는 가장 기본적인 MOS FET의 구조는 제1도에 도시된 바와 같이 실리콘 단결정을 이용하여 소스, 드레인을 구성하고 게이트를 상기 단결정 위에 형성하여 트랜지스터를 구성하는 방법이다.
즉 반도체 기판(1)에 소자간의 격리막인 필드산화막(5)을 형성한 다음 반도체 기판(1) 표면에 절연막인게이트산화막(4)을 얇게 형성시킨 후 게이트 전극(6)과 산화막(9)을 증착하여 게이트를 형성하고, 이후 N+이온을 주입하여 소스(2)와 드레인(3)을 형성하게 되어 게이트 전극에 인가된 전압에 의한 전계효과로 캐리어들을 공핍 또는 축적시켜서 소스/드레인간 전류를 차단하거나 통과하도록 한다,
이러한 구조는 반도체 기판을 그대로 사용함으로 인해 반도체 기판의 아래쪽으로부터의 영향에 매우 민감하고, 큰 부피의 반도체 기판의 영향을 모두 받게 되어 얕은 접합에 쉽게 영향을 줄 수 있을 뿐만 아니라 소스와 드레인 형성시 이온 주입된 불순물을 확산 시키게 되며, 인접한 트랜지스터와의 격리를 위해 필드산화막이 필요하게 되어 격리를 위한 면적의 소모가 커서 고립적도 회로의 구현에 장애가 된다.
따라서 상기와 같은 문제를 해소하기 위해 종래에는 제2도와 같이 반도체 기판위에 필드 격리막이 아닌 절연층을 형성하고 상기 절연층 위에 트랜지스터를 형성한 반도체소자가 제조되었다.
즉 반도체 기판(1)위의 소정 부분에 마스크 작업을 하여 반도체 기간(1)을 식각 함으로서 절연영역을 정의한 다음 반도체 기판(1)을 산화시켜 반도체 기판(1)에 2개의 절연층(7)(7')이 대응 접촉되도록 형성 한다(이때 상기 절연층(7)(7')의 형성두께는 소스/드레인 높이의 절반 이상이어야 한다.)
그 다음 채널 다결정실리콘(8)을 증착한 후 마스크 작업을 하여 상기 채널 다결정실리콘(8)을 식각하여 소스/드레인 만을 남기고 나머지 부분을 제거한다. 이 후 소스(2)/드레인 주위에만 절연막겸 산화 방지막의게이트 산화막(4)을 형성한 다음 게이트 산화막(4) 및 절연층(7)(7')위에 다결정실리콘을 증착하여 페터닝함으로서 게이트 전극(6)을 형성함으로서 트랜지스터 형성을 완료한다.
상기와 같은 반도체 기판에 증착되어 있는 절연층 위에 트랜지스터가 형성되는 MOS FET 소자는 반도체 기판의 영향(알파-파티콜, 핫일렉트론효과)을 줄일 수는 있으나 반드시 산화 방지막을 게이트 산화막으로 사용 하여야 하고, 또한 고도의 식각 기술을 요하게 됨으로써 공정상 어렵고 집적도가 저하되는 문제점이 발생하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 절연층 위에 증착된 채널 다결정실리콘을 에스·오·아이(SOI)기술로서 단결정으로 만든 후 상기 절연층 위에 트랜지스터를 형성함으로서 반도체 기판과 소자 부분을 엄격히 차단하여 기판의 영향을 완전히 제거할 수 있으며, 소스/드레인 지역을 단결정의 채널 다결정실리큰충 전체를 사용할 수 있어서 핫 일렉트론 효과(Hot Electron Effect)를 줄이고, 3차원적으로 게이트를 형성함으로 인해 게이트 및 소스/드레인의 크기를 줄임 따라 소자의 고집적화를 쉽게 이룰 수 있도록하는데 본 발명의 목적이 있는 것이다.
따라서, 본 발명은 모스 전계효과 트랜지스터 제조방법으로서, 반도체 기판 반도체 기판에 국부적으로 절연층을 형성하는 단계와, 기관과 절연층위에 다결정실리콘을 형성하는 단계와, 기판을 시드(seed)영역으로하여 다결정 실리콘을 단결정 실리콘으로 재결정화시키는 단계와, 단결정 실리콘을 선택식각하여 절연층위에 소스, 드레인, 그리고 채널영역의 단결정실리콘을 잔류시키는 단계와, 채널영역의 단결정실리콘 위에 게이트산화막을 형성하는 단계와, 게이트산화막 위에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로한다.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.
제3도는 본 발명에 따른 모스 전계효과 트랜지스터를 예시한 도면으로서, 먼저 (가)도와 같이 반도체 기판(1)을 국부적으로 산화시켜 2개의 트랜지스터가 형성될 폭 만큼의 절연층(7)을 두텁게 형성시키는데, 이때 절연층은 도면상의 단면 방향과 반대 방향으로는 소정거리를 두고 서로 떨어진 형태의 패턴을 가진다. 이어서, 절연층(7) 및 각 절연층(7) 사이에 노출된 기판(1)위에 채널 다결정실리콘(8)을 1000Å∼5000Å두께로 증착시킨다.
그 다음, 기판(1)의 노출된 표면과 접하는 영역을 통하여 기판을 시드(seed)로 하여 절연층(7)위에 증착된 채널 다결정실리콘(8)을 단결정화를 진행시킨 후 마스크 작업을 하여 절연층(7) 위에 소스(2), 드레인(3) 영역만을 남기고 나머지 부분의 채널 다결정실리콘을 식각하여 제거 한다.
이후 절연막인 게이트산화막(4)을 채널 영역의 채널 다결정실리콘(8)을 둘러 싸도록 형성한 후 전면에 케이트 다결정실리콘을 소정 두께로 증착한 후, 패터닝하여 게이트 전극(6)를 형성하게 되면 제3도의 (나),(다)도와 같은 형태의 트랜지스터가 형성된다.
즉 (나)도는 (가)도의 A부분만을 확대하여 도시한 입체도로서 소스(2), 드레인(3)인 채널 다결정실리콘(8)의 중앙부에 소정 폭 만큼 게이트 산화막(4)이 감싸고 있고, 상기 게이트 산화막(4)위에 게이트 전극(6)이 형성되어 있다. 또한 (다)도는 (나)도의 B-B선 단면도이다.
이후 공정부터 일반적인 M0S 공정에 따라서 모스 전계효과 트랜지스터를 완성시킨다.
따라서 절연층(7)에 의해 반도체 기판(1)과 소자 부분을 엄격히 차단하여 기판의 영향을 완전히 제거할수 있으며, 소스(2)/드레인(3) 지역을 단결정의 채널 다결정실리콘(8)층 전체로 사용할 수 있어서 핫 일렉트론 효과(Hot Electron Effect)를 줄일 수 있으며, 3차원적으로 게이트를 형성할 수 있어서 게이트 및 소스/드레인의 크기를 줄임에 따라 소자의 고집적화를 쉽게 이룰 수 있다.
따라서 제4도는 본 발명의 다른 실시예로서, 재결정화를 용이하게 할 수 있는 구조로서, 반도체 기판위에 절연층을 만든 다음 소스/드레인을 절연층위에 형성하고, 소자간 격리는 사진 식각 공정이 허용하는 최소의 선폭을 갖도록 한 후 레이저 빔에 의한 채널 다결정실리콘을 단결정으로 재결정화를 유도한 다음 소스/드레인을 형성토록 하여 에스·오·아이(SOI) 구조가 가지는 소자간 격리상 장점 등을 그대로 취할 수있게 하고, 반도체 기판과 맞닿은 부분 및 가장 근접된 소스/드레인 접합부까지 완전한 단결정을 쉽게 얻어낼 수 있도록 한 것이다.
즉, 본 발명의 다른 실시예는 모스 전계효과 트랜지스터 제조방법에 관한 것으로서, 반도체 기판위에 국부적으로 절연층을 형성하는 단계와, 상기 기판과 절연층 위에 다결정실리콘을 형성하는 단계와, 절연층상의 소정영역의 다결정실리콘을 식각하는 단계와, 기판을 시드영역으로 하여 소스, 드레인, 그리고 채널영역의 다결정실리콘을 단결정실리콘으로 재결정화시키는 단계와, 채널 영역의 단결정실리콘상에 게이트산화막을 형성하는 단계와, 상기 게이트산화막위에 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
제4도는 본 발명에 따른 일실시예의 모스 전계효과 트랜지스터를 예시한 도면으로서, 먼저 (가)도와 같이 소스와 드레인이 절연층위에 형성되어 있으므로 소자간 격리는 사진 식각 공정이 허용하는 최소의 선폭(d)으로 되어 있다.
즉 반도체 기판(1)위에 소스와 드레인이 상부에 형성될 절연층(7)을 국부적으로 두껍게 형성시킨 다음, 절연층(7)의 소정 부분만을 식각하여 채널이 형성될 영역을 정의 한 후 전면에 트랜지스터가 형성될 채널다결정실리콘(8)을 증착시키고, 사진식각 작업을 통해 트랜지스터 영역을 정의한다.
상기 공정 후 채널 다결정실리콘(8)인 소스(2)와 드레인(3)이 절연층(7)위에 형성되어 있으므로 트랜지스터 소자간의 주변 격리를 위해 채널 다결정실리콘(8)을 사진 식각 공정이 허용하는 최소의 선폭을 갖도록 식각 한다.
그 다음 채널 다결정실리콘(8)의 재결정화를 위하여 레이저 빔 등을 조사하여 다결정실러콘의 융점 이상(∼1200℃)으로 채널 다결정실리콘(8)을 가열시키면 (나)도와 같이 시드(seed:A영역)영역에서 화살표 방향의 횡방향으로 그레인(Grain)이 성장하게 되며 반도체 기판(1)과 맞닿은 채널영역은 반도체 기판(1)의실리콘 격자를 따라 정열되어 단결정 실리콘이 되며 소스(2) 및 드레인(3)영역까지 재결정화가 이루어지게된다(이때 레이저 빔 등을 사용한 레이저 재결정화 방법외에 600℃ 정도의 온도에서 장시간 고상 재결정화등을 할 수가 있다).
한편 재결정화가 충분히 이루어진 경우에도 소스(2) 및 드레인(3) 영역의 전체가 단결정이 되지 않을 수 있으나. 재결정화가 되지 않은 부분은 강하게 도핑(Doping)되는 영역이므로 제5도와 같은 재결정화에 따른비 저항값과 불순물 농도와의 관계도에 따라 단결정에 비교하여 비저항 값 등의 차이는 무시할 수 있다.
재결정화가 완료된 후 시드영역(A)의 채널 폴리실리콘(8)위에 게이트산화막(4)과 게이트 전극(6) 및 산화막(9)을 증착하여 게이트를 형성한 다음 이후공정부터 일반적인 MOS 공정에 따라서 모스 전계효과 트랜지스터를 완성시킨다.
따라서 에스·오·아이(SOI) 구조가 가지는 소자간 격리상 장점 등을 그대로 취할 수 있으면서 반도체기판과 맞닿은 부분 및 가장 근접된 소스/드레인 접합부까지 완전한 단결정을 쉽게 얻어낼 수 있어 기술적으로 쉽게 구현이 가능하게 된다.
이상에서 상술한 바와 같이 본 발명은 절연층 위에 증착된 채널 폴리실리콘을 단결정으로 만든 후 상기절연층 위에 2개의 트랜지스터를 형성 함으로서 반도체 기판과 소자 부분을 엄격히 차단하여 기판의 영향을 완전히 제거할 수 있으며, 소스/드레인 지역을 단결정의 채널 폴리실리콘층 전체로 사용할 수 있어서 핫 일렉트론 효과(Hot Electron Effect)를 줄이고, 3차원적으로 게이트를 형성함으로 인해 게이트 및 소스/드레인의 그기를 줄임에 따라 소자의 고집적화를 쉽게 이룰 수 있는 것이다.
또한 소스와 드레인을 절연층위에 형성하고 소자간 격리는 사진식각 공정이 허용하는 최소의 선폭을 갖도록 한 후 레이저 빔에 의한 채널 폴리실리콘의 단결정으로 재결정화를 유도한 다음 소스/드레인을 형성토록하여 SOl 구조가 가지는 소자간 격리상 장점 등을 그대로 취할 수 있으면서 반도체 기판과 맞닿은 부분 및 가장 근접된 소스/드레인 접합부까지 완전한 단결정을 쉽게 얻어낼 수 있어 기술적으로 쉽게 구현이 가능함으로서 정밀한 모스 전계효과 트랜지스터를 제조할 수 있는 것이다.
Claims (5)
- 모스 전계효과 트랜지스터 제조방법에 있어서, 반도체 기판에 국부적으로 절연층을 형성하는 단계와, 상기 기판과 상기 절연층 위에 다결정실리콘을 형성하는 단계와, 상기 기판을 시드영역으로 하여 다결정 실리콘을 단결정 실리콘으로 재결정화시키는 단계와, 상기 단결정 실리콘을 선택식각하여 절연층위에 소스,드레인, 그리고 채널영역의 단결정실리콘을 잔류시키는 단계와, 상기 채널영역의 단결정실리콘 위에 게이트산화막을 형성하는 단계와, 상기 게이트산화막 위에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 모스 전계효과 트랜지스터 제조방법.
- 제1항에 있어서 상기 다결정실리콘은, l000Å∼5000℃ 두께로 증착시킨 것을 특징으로 하는 모스 전계효과 트랜지스터 제조방법,
- 모스 전계효과 트랜지스터 제조방법에 있어서, 반도체 기판 반도체 기판위에 국부적으로 절연층을 형성하는 단계와, 상기 기판과 절연층위에 다결정실리콘을 형성하는 단계와, 상기 절연층상의 소정영역의 다결정실리콘을 식각하는 단계와, 상기 기판을 시도영역으로 하여 소스, 드레인, 그리고 채널영역의 다결정실리콘을 단결정실리콘으로 재결정화시키는 단계와, 상기 채널 영역의 단결정실리콘 상에 게이트산화막을 형성하는 단계와, 상기 게이트산화막위에 게이트전극을 형성하는 단계를 포함하는 것을 특징으로 하는 모스전게효과 트랜지스터의 제조방법.
- 제3항에 있어서 상기 소스, 드레인, 채널영역의 다결정실리콘의 재결정화 단계는, 레이저 빔을 조사하여 다결정실리콘의 융점 이상(∼1200℃)으로 가열토록 한 것을 특징으로 하는 모스 전계효과 트랜지스터 제조방법.
- 제3항에 있어서 상기 소스, 드레인, 채널영역의 다결정실리콘의 재결정화 단계는, 600℃ 정도의 온도에서 장시간 고상 재결정화시킨 것을 특징으로 하는 모스 전계효과 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930001897A KR960006105B1 (ko) | 1993-02-12 | 1993-02-12 | 모스 전계효과트랜지스터(mos fet)의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930001897A KR960006105B1 (ko) | 1993-02-12 | 1993-02-12 | 모스 전계효과트랜지스터(mos fet)의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940020554A KR940020554A (ko) | 1994-09-16 |
| KR960006105B1 true KR960006105B1 (ko) | 1996-05-08 |
Family
ID=19350701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930001897A KR960006105B1 (ko) | 1993-02-12 | 1993-02-12 | 모스 전계효과트랜지스터(mos fet)의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960006105B1 (ko) |
-
1993
- 1993-02-12 KR KR1019930001897A patent/KR960006105B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940020554A (ko) | 1994-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4072545A (en) | Raised source and drain igfet device fabrication | |
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| EP0166218B1 (en) | Silicon-on-insulator transistors | |
| CA1061012A (en) | Complementary field effect transistor having p doped silicon gates and process for making the same | |
| US4329186A (en) | Simultaneously forming fully implanted DMOS together with enhancement and depletion mode MOSFET devices | |
| EP0227085B1 (en) | A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization | |
| US5273922A (en) | High speed, low gate/drain capacitance DMOS device | |
| JPS61187224A (ja) | シリコン基板上に電界効果装置を製造する方法 | |
| JP3152959B2 (ja) | 半導体装置及びその製造方法 | |
| US4277882A (en) | Method of producing a metal-semiconductor field-effect transistor | |
| JPH10150205A (ja) | 薄膜トランジスタの構造及びその製造方法 | |
| JPH0824144B2 (ja) | 半導体装置の製造方法 | |
| US20010000074A1 (en) | Thin film transistor and method of manufacturing the same | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR960006105B1 (ko) | 모스 전계효과트랜지스터(mos fet)의 제조방법 | |
| KR100242379B1 (ko) | 수직찬넬 mosfet 및 그 제조방법 | |
| KR0136532B1 (ko) | 박막트랜지스터 제조방법 | |
| KR0172256B1 (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR100260484B1 (ko) | 박막트랜지스터 및 그 형성 방법 | |
| KR100252881B1 (ko) | 씨모스펫 및 그 제조방법 | |
| KR970003916B1 (ko) | 소오스 및 드레인 깊이 확장부를 가진 반도체장치 및 그 제조 방법 | |
| KR940000988B1 (ko) | 반도체소자 이중 게이트 제조방법 | |
| JP2959082B2 (ja) | 半導体装置の製造方法 | |
| KR20000039312A (ko) | 액정표시장치의 트랜지스터 제조방법 | |
| KR950011641B1 (ko) | 반도체 장치 제조방법 및 그 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |