KR960035990A - 적층형 패키지 및 그 제조방법 - Google Patents

적층형 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR960035990A
KR960035990A KR1019950007464A KR19950007464A KR960035990A KR 960035990 A KR960035990 A KR 960035990A KR 1019950007464 A KR1019950007464 A KR 1019950007464A KR 19950007464 A KR19950007464 A KR 19950007464A KR 960035990 A KR960035990 A KR 960035990A
Authority
KR
South Korea
Prior art keywords
attached
solder
solder injection
injection hole
semiconductor chips
Prior art date
Application number
KR1019950007464A
Other languages
English (en)
Other versions
KR0146061B1 (ko
Inventor
김용찬
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019950007464A priority Critical patent/KR0146061B1/ko
Publication of KR960035990A publication Critical patent/KR960035990A/ko
Application granted granted Critical
Publication of KR0146061B1 publication Critical patent/KR0146061B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 적층형 패키지(Package) 및 그 제조방법에 관한 것으로, 종래에는 와이어 본딩을 실시하는 등의 여러 문제점에 의해 패키지를 박형화 시키는데 한계가 있었던 바, 지지 프레임의 상ㆍ하면에 부착된 접착 테이프(10)에 반도체 칩(12)(12′)을 각각 부착하고, 부착된 반도체 칩(12)(12′)을 두꺼운 탄성층(15)으로 코팅하며, 금형을 이용하여 솔더주입 홀(13a)이 형성되도록 반도체 칩(12)(12′)을 몰딩한 다음, 에천트를 이용하여 솔더주입 홀(13a)의 탄성층(15)을 에칭하여 제거하고, 상기 솔더주입 홀(13a)에 솔더(14)를 주입하여 칩 패드(16)와 연결시켜 외부단자가 되도록 함으로써, 패키지의 집적도 향상 및 박형화를 이룰수 있는 효과가 있는 것이다.

Description

적층형 패키지 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 적층형 패키지의 구성을 보인 단면도, 제3도는 본 발명 적층형 패키지의 지지 프레임을 보인 평면도. 제4도는 본 발명 적층형 패키지의 지지 프레임에 반도체 칩이 부착되는 공정을 설명하기 위한 상태도.

Claims (2)

  1. 상ㆍ하면에 접착 테이프가 부착되어 있는 지지 프레임과, 상기 지지 프레임의 상ㆍ하 접착 테이프에 각각 부착되어 있는 제1 및 제2반도체 칩과, 상기 제1및 제2 반도체 칩을 수지로 몰딩하면서, 상ㆍ하에 수개의 솔더주입 홀이 형성되어 있는 몰딩수지와, 상기 솔더주입 홀에 주입되어 제1 및 제2 반도체칩과 외부와의 전기적인 연결을 하기 위한 수개의 솔더로 구성되어 있는 것을 특징으로 하는 적층형 패키지.
  2. 지지 프레임의 상ㆍ하면에 부착된 접착 테이프에 반도체 칩을 각각 부착하고, 부착된 반도체 칩을 두꺼운 탄성층으로 코팅하며, 금형을 이용하여 솔더주입 홀이 형성되도록 반도체 칩을 몰딩한 다음, 에천트를 이용하여 솔더주입 홀의 탄성층을 에칭하여 제거하고, 상기 솔더주입 홀에 솔더를 주입하여 칩 패드와 연결시켜 외부단자가 되도록 한 것을 특징으로 하는 적층형 패키지의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950007464A 1995-03-31 1995-03-31 적층형 패키지 및 그 제조방법 KR0146061B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950007464A KR0146061B1 (ko) 1995-03-31 1995-03-31 적층형 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007464A KR0146061B1 (ko) 1995-03-31 1995-03-31 적층형 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960035990A true KR960035990A (ko) 1996-10-28
KR0146061B1 KR0146061B1 (ko) 1998-08-01

Family

ID=19411252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007464A KR0146061B1 (ko) 1995-03-31 1995-03-31 적층형 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0146061B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319608B1 (ko) * 1999-03-09 2002-01-05 김영환 적층형 반도체 패키지 및 그 제조방법
KR100548592B1 (ko) * 1998-12-21 2006-06-01 주식회사 하이닉스반도체 적층형 마이크로 비 지 에이 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548592B1 (ko) * 1998-12-21 2006-06-01 주식회사 하이닉스반도체 적층형 마이크로 비 지 에이 패키지
KR100319608B1 (ko) * 1999-03-09 2002-01-05 김영환 적층형 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR0146061B1 (ko) 1998-08-01

Similar Documents

Publication Publication Date Title
KR100226737B1 (ko) 반도체소자 적층형 반도체 패키지
US5545922A (en) Dual sided integrated circuit chip package with offset wire bonds and support block cavities
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
KR20030085993A (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
KR950002000A (ko) 플라스틱 반도체 패키지 및 그 제조방법
MY109101A (en) Thin type semiconductor device, module structure using the device and method of mounting the device on board
KR920001689A (ko) 반도체장치 및 그 제조방법
KR930014916A (ko) 반도체 패키지
US6437447B1 (en) Dual-sided chip package without a die pad
US5633206A (en) Process for manufacturing lead frame for semiconductor package
US5406119A (en) Lead frame
KR960035990A (ko) 적층형 패키지 및 그 제조방법
KR100220244B1 (ko) 솔더 범프를 이용한 스택 패키지
JPH0685150A (ja) 集積回路
KR100364842B1 (ko) 반도체 패키지 및 그의 제조 방법
KR970004618Y1 (ko) 패드가 없는 반도체 패키지
KR100532947B1 (ko) 회로 형성면에 중앙 패드를 갖는 제1 및 제2 반도체 칩을적층하여 패키징하는 방법
KR930018698A (ko) 반도체 칩 패키지 및 그를 이용한 모듈패키지
KR940010298A (ko) 반도체 패키지 및 그의 제조방법
JPH04174548A (ja) リードフレーム
KR200164522Y1 (ko) Ic 카드 패키지
KR100246368B1 (ko) 반도체 패키지 및 그 제조방법
JPH02307233A (ja) 集積回路
JPH07135271A (ja) 半導体装置用基板と半導体装置
KR960002763A (ko) 초박형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee