KR960032755A - 이이피롬(eeprom) 셀 및 그의 제조방법 - Google Patents

이이피롬(eeprom) 셀 및 그의 제조방법 Download PDF

Info

Publication number
KR960032755A
KR960032755A KR1019950003366A KR19950003366A KR960032755A KR 960032755 A KR960032755 A KR 960032755A KR 1019950003366 A KR1019950003366 A KR 1019950003366A KR 19950003366 A KR19950003366 A KR 19950003366A KR 960032755 A KR960032755 A KR 960032755A
Authority
KR
South Korea
Prior art keywords
trench
substrate
film
source
insulating film
Prior art date
Application number
KR1019950003366A
Other languages
English (en)
Other versions
KR0144163B1 (ko
Inventor
오한수
김장한
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950003366A priority Critical patent/KR0144163B1/ko
Publication of KR960032755A publication Critical patent/KR960032755A/ko
Application granted granted Critical
Publication of KR0144163B1 publication Critical patent/KR0144163B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 소거시 누설전류를 방지하고 셀의 토폴로지를 개선할 수 있는 불휘발성 메모리소자인 EEPROM 셀 및 그의 제조방법에 관한 것이다.
EEPROM 셀은 채널영역을 갖는 제1도전형의 기판과, 상기 기판의 채널영역에 형성된, 일정깊이를 갖는 트렌치와, 상기 트렌치내측의 양측벽에 형성된 제1스페이서와, 제1스페이서 사이의 트렌치 저면에 형성된 게이트 산화막과, 트렌치의 외측 및 저면 기판에 형성된 제2도전형의 소오스/드레인 영역과, 상기 트렌치와 접하고 있는 드레인 영역상부의 기판상에 형성된 터널링 산화막과, 상기 트렌치 및 터널링 산화막을 제외한 기판의 전표면상에 형성된 절연막과, 소오스 영역 및 드레인 영역상부의 절연막과 트렌치상부의 게이트 산화막상에 형성된 플로팅 게이트와, 플로팅 게이트 양측벽의 절연막상에 형성된 제2스페이서와, 플로팅 게이트 및 제2스페이서의 표면상에 형성된 유전체막과, 유전체막상에 형성된 콘트롤 게이트를 포함한다.

Description

이이피롬(EEPROM)셀 및 그의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 실시예에 따른 EEPROM 셀의 단면도.

Claims (12)

  1. 채널영역을 갖는 제1도전형의 기판과, 상기 기판의 채널영역에 형성된, 일정깊이를 갖는 트렌치와, 상기 트렌치내측의 양측벽에 형성된 제1스페이서와, 제1스페이서 사이의 트렌치 저면에 형성된 게이트 산화막과, 트렌치의 외측 및 저면 기판에 형성된 제2도전형의 소오스/드레인 영역과, 상기 트렌치와 접하고 있는 드레인 영역상부의 기판상에 형성된 터널링 산화막과, 상기 트렌치 및 터널링 산화막을 제외한 기판의 전표면상에 형성된 절연막과, 소오스영역상부의 절연막, 트렌치상부의 게이트 산화막 및 터널링 산화막상에 형성된 플로팅 게이트와, 플로팅 게이트 양측벽의 절연막상에 형성된 제2스페이서와, 플로팅 게이트 및 제2스페이서의 표면상에 형성된 유전체막과, 유전체막상에 형성된 콘트롤 게이트를 포함하는 것을 특징으로 하는 EEPROM 셀.
  2. 제1항에 있어서, 절연막으로서 산화막이 사용되는 것을 특징으로 하는 EPROM 셀.
  3. 제1항에 있어서, 소오스, 드레인 영역은 상기 트렌치의 깊이보다 상대적으로 큰 접합깊이의 매몰형태를 갖는 것을 특징으로 하는 EEPROM 셀.
  4. 제1도전형의 반도체 기판상에 절연막을 형성하는 스텝과, 사진식각공정을 수행하여 소오스/드레인 영역이 형성될 부분을 제외한 절연막상에 포토레지스트막을 남겨두는 스텝과, 포토레지스트막을 마스크로 하여 기판으로 제2도전형의 불순물을 이온주입하여, 일정접합깊이를 갖는 제2도전형의 소오스 영역과 드레인 영역을 반도체 기판내에 서로 일정간격을 두고 형성하는 스텝과, 상기 소오스/드레인 영역의 일부를 포함한 소오스/드레인 영역 사이의 기판을 식각하여 트렌치를 형성하는 스텝과, 기판전면에 걸쳐 절연막을 도포하고 이방성식각하여, 트렌치 측벽내에 제1스페이서를 형성하는 스텝과, 상기 제1스페이서 사이의 트렌치 저면상에 게이트 산화막을 형성하는 스텝과, 상기 제1스페이서와 인접한 그레인 영역상부에 터널링 산화막을 형성하는 스텝과, 기판전면상에 폴리실리콘막을 도포하고 패터닝하여 터널링 산화막과 트렌치를 포함한 소오스/드레인 영역상부의 절연막상에 플로팅 게이트를 형성하는 스텝과, 기판전면에 절연막을 도포하고 이방성식각하여 플로팅 게이트의 양측 절연막상에 제2스페이서를 형성하는 스텝과, 플로팅 게이트 및 제2스페이서의 표면상에 패캐시터의 유전체막을 형성하는 스텝과, 유전체막상에 콘트롤 게이트를 형성하는 스텝을 포함하는 것을 특징으로 하는 EEPROM 셀의 제조방법.
  5. 제4항에 있어서, 상기 소오스/드레인 영역의 접합깊이는 상기 트렌치의 깊이보다는 상대적으로 큰 것을 특징으로 하는 EEPROM 셀의 제조방법.
  6. 제4항에 있어서, 트렌치를 형성한 후 기판으로 문턱전압을 조절하기 위한 이온주입공정이 더 추가되는 것을 특징으로 하는 EEPROM셀의 제조방법.
  7. 제4항에 있어서, 절연막으로 산화막이 사용되는 것을 특징으로 하는 EEPROM 셀의 제조 방법.
  8. 제4항에 있어서, 상기 터널링 산화막을 형성하는 스텝은 기판전면에 걸쳐 포토레지스트막을 도포하는 스텝과, 제1스페이서와 인접한 드레인 영역상의 포토레지스트막을 제거하여 절연막을 노출시키는 스텝과, 상기 포토레지스트막을 마스크로 하여 노출된 절연막을 제거하여 드레인 영역상부의 기판을 노출시키는 스텝과, 산화공정을 수행하여 드레인 영역상부의 노출된 기판상에 터널링 산화막을 형성하는 스텝을 포함하는 것을 특징으로 하는 EEPROM 셀의 제조방법.
  9. 서로 일정간격만큼 떨어진 제2도전형의 소오스/드레인 영역과 상기 소오스/드레인 영역 사이에 형성된 채널영역을 갖는 제1도전형의 기판과, 기판의 채널영역에 형성된 깊이를 갖는 트렌치와, 상기 트렌치의 상부와 적어도 소오스 영역의 일부상에 형성된 게이트 영역을 포함하는 것을 특징으로 하는 EEPROM 셀
  10. 제9항에 있어서, 트렌치 내측의 양측벽에 형성된 제1스페이서를 더 포함하는 것을 특징으로 하는 EEPROM 셀
  11. 제9항에 있어서, 드레인영역과 게이트 영역 사이에 상기 트렌치와 접하고 있는 터널링 산화막을 더 포함하는 것을 특징으로 하는 EEPROM 셀
  12. 제9항에 있어서, 각각 게이트 영역의 각 측벽과 접하고 있으며, 적어도 상기 소오스/드레인 영역중 한 영역의 일부분상에 형성된 제2스페이서를 더 포함하는 것을 특징으로 하는 EEPROM 셀
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950003366A 1995-02-21 1995-02-21 이이피롬셀 및 그의 제조방법 KR0144163B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950003366A KR0144163B1 (ko) 1995-02-21 1995-02-21 이이피롬셀 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950003366A KR0144163B1 (ko) 1995-02-21 1995-02-21 이이피롬셀 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR960032755A true KR960032755A (ko) 1996-09-17
KR0144163B1 KR0144163B1 (ko) 1998-07-01

Family

ID=66549535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003366A KR0144163B1 (ko) 1995-02-21 1995-02-21 이이피롬셀 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR0144163B1 (ko)

Also Published As

Publication number Publication date
KR0144163B1 (ko) 1998-07-01

Similar Documents

Publication Publication Date Title
JP4210347B2 (ja) 高耐圧トランジスタ及びその製造方法
JP4486032B2 (ja) メモリ素子の製造方法
KR960026896A (ko) 플래쉬 이이피롬(flash eeprom) 셀 및 그 제조방법
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR960005896A (ko) 박막트랜지스터 제조방법
KR100602081B1 (ko) 높은 커플링비를 갖는 불휘발성 메모리 소자 및 그 제조방법
KR970008656A (ko) 반도체 소자 제조방법
JP3360064B2 (ja) 半導体素子の製造方法
KR100236048B1 (ko) 트랜지스터의 구조 및 제조 방법
KR960036086A (ko) 플래쉬 이이피롬 셀의 제조방법
KR0183785B1 (ko) 모스 트랜지스터 제조방법
KR960032755A (ko) 이이피롬(eeprom) 셀 및 그의 제조방법
KR100642383B1 (ko) 개선된 소거효율을 갖는 플래시 메모리소자 및 그 제조방법
KR100215891B1 (ko) 마스크 롬 코딩방법
KR100210857B1 (ko) 비휘발성 메모리소자 및 그 제조방법
KR19990018041A (ko) 반도체 메모리 소자 및 그의 제조방법
KR100205307B1 (ko) 고전압 트랜지스터 제조방법
KR940010926B1 (ko) Mos트랜지스터 반도체 장치 및 그의 제조방법
KR970018736A (ko) 플래쉬 이이피롬(flash EEPROM) 셀 구조 및 그 제조방법
KR970054214A (ko) 플래쉬 메모리 셀의 제조 방법
KR0147649B1 (ko) 불휘발성 반도체 메모리 장치 제조방법
KR100295692B1 (ko) 플래시 메모리 제조방법
KR100303916B1 (ko) 플레쉬 메모리 셀의 제조방법
KR100398039B1 (ko) 플래쉬메모리소자의제조방법
KR100250728B1 (ko) 반도체 소자의 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee