KR960030382A - 반도체 소자의 패키지 장치 및 그 제조방법 - Google Patents
반도체 소자의 패키지 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR960030382A KR960030382A KR1019950000394A KR19950000394A KR960030382A KR 960030382 A KR960030382 A KR 960030382A KR 1019950000394 A KR1019950000394 A KR 1019950000394A KR 19950000394 A KR19950000394 A KR 19950000394A KR 960030382 A KR960030382 A KR 960030382A
- Authority
- KR
- South Korea
- Prior art keywords
- interface board
- wire bonding
- substrate
- bonding pad
- primary
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
본 발명 반도체 소자의 패키지 장치 및 그 제조방법에 관한 것으로, 소자를 인터페이스보드의 상 하면에 부착시키는 단계와, 리드프레임과 인터페이스보드를 적층 결합시키는 단계와, 인터페이스보드의 1차 와이어본딩패드와 칩의 본딩패드를와이어 본딩하고, 2차 와이어본딩패드와 인너리드를 와이어본딩한 후, 몰딩하는 공정을 포함하는 장치 제조방법을 통하여 인터페이스보드 기판과, 기판의 상하면에 형성된 다수의 1차 와이어본딩패드와, 기판의 상면에 형성된 1차 와이어본딩패드와 기판의 하면에 형성된 1차 와이어본딩패드를 전기적으로 연결시키는 전송선과, 1차 와이어본딩패드에 전기적으로 연결된 인터페이스보드의 2차 와이어본딩패드를 가지고 있는 인터페이스보드와, 인터페이스보드에 소자를 부착시키기 위하여 인터페이스보드기판의 상 하면에 형성시킨 상부 접착층 및 하부 접착층과, 인터페이스보드의 상부 및 하부에 상기 접착층과 하부 접착층을 이용하여 부착되고 소자의 본딩 패드와 인터페이스보드에 형성된 1차 와이어본딩패드를 연결하는 본딩 와이어를 통하여 전기적으로 연결된 상부소자 및 하부소자와, 인터페이스보드의 2차 와이어본딩패드와 도선으로 연결된 인너리드 및 아웃리드와, 인테페이스보드, 상부소자 및 하부소자, 그리고 인너리드를 커버하는 몰딩수지로 이루어져 인터페이스 보드와 반도체 칩, 인터페이스 보드와 디바이스 특성개선소자를 에폭시 접착제 혹은 양면접착제를 이용 접착하고, 전기적 결선은 기확보된 와이어본딩 공정으로 양산성확보가 매우 용이하며, 인터페이스보드내의 파워라인 및 접지라인에 커패시터, 저항, 전원 필터, 서말 버스를 부착하여 열방출특성이 매우 높은 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (가)~(다)는 본 발명의 패키지 장치의 구조를 설명하기 위하여 도시한 도면.
Claims (9)
- 인터페이스보드 기판과, 상기 기판의 상하면에 형성된 다수의 1차 와이어본딩패드와, 기판의 상면에 형성된 1차 와이어본딩패드와 기판의 하면에 형성된 1차 와이어본딩패드를 전기적으로 연결시키는 전송선과, 1차 와이어본딩패드에 전기적으로 연결된 인터페이스 보드의 2차 와이어본딩패드를 가지고 있는 인터페이스보드와, 상기 인터페이스보드에 소자를 부착시키기 위하여 인터페이스보드기판의 상, 하면에 형성시킨 상부 접착층 및 하부 접착층과, 상기 인터페이스보드의 상부 및 하부에 상기 상부 접착층과 하부 접착층을 이용하여 부착되고 소자의 본딩 패드와 인터페이스보도에 형성된 1차 와이어본딩패드를 연결하는 본딩와이어를 통하여 전기적으로 연결된 상부소자 및 하부소자와, 상기 인터페이스보드의 2차 와이어본딩패드와 도선으로 연결된 인너리드를 가진 리드와, 상기 인터페이스보드, 상부소자 및 하부소자, 그리고 인너리드를 커버하는 몰딩수지로 이루어지는 반도체 소자의 패키지 장치.
- 제1항에 있어서, 상기 인터페이스보드는 2층 이상의 다층구조로 이루어진 것을 특징으로 하는 반도체 소자의 패키지 장치.
- 제1항에 있어서, 상기 인터페이스보드의 기판은 반도체칩간의 전기적 결선관계를 고려한 PCB 또는 세라믹인 것이 특징인 반도체 소자의 패키지 장치.
- 제1항에 있어서, 상기 인터페이스보드 기판의 두께는 4㎜이하이고, 패키지내 집적도는 90%이하인 구조를갖는 것이 특징인 반도체 소자의 패키지 장치.
- 제1항에 있어서, 상기 상부접착층 및 하부접착층은 에폭시 접착제 또는 열경화성, 열가소성 양면 접착테이프, 양면접착구조의 폴리이미드필림으로 형성시킨 것을 특징으로 하는 반도체 소자의 패키지 장치.
- 제1항에 있어서, 상기 상부소자 및 하부소자는 모두 반도체 칩인 것을 특징으로 하는 반도체 소자의 패키지 장치.
- 제1항에 있어서, 상기 상부소자 및 하부소자는 인터페이스보드를 기준으로 일면의 소자는 반도체 칩이고, 그 반대쪽면의 소자는 커패시터, 전원필터, 로드저항, 서말버스 등의 소자 특성 향상소자인 것을 특징으로 하는 반도체 소자의 패키지 장치.
- 반도체 소자의 패키지 장치 제조방법에 있어서, 패브리케이션을 마친 소자에 본딩 패드를 형성시키고, 다수개의 1차, 2차 와이어본딩패드를 형성시키고, 상하부의 1차, 2차 와이어본딩패드를 전기적으로 연결시키는 전송선이 내설된 인터페이스보드를 준비하는 단계와, 상기 소자를 상기 인터페이스보드의 상, 하면에 부착시키는 단계와, 리드프레임과 인터페이스보드를 적층 결합시키는 단계와, 인터페이스보드의 1차 와이어본딩패드와 칩의 본딩패드를 와이어 본딩하고, 2차 와이어 본딩패드와 인너리드를 와이어본딩한 후, 몰딩하는 공정을 포함하는 반도체 소자의 패키지장치 제조방법.
- 제8항에 있어서, 상기 리드프레임과 인터페이스보드를 타이바에 양면접착제등을 부착하여 결층결합시키는 것을 특징으로 하는 반도체 소자의 패키지 장치 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950000394A KR0144015B1 (ko) | 1995-01-11 | 1995-01-11 | 반도체 소자의 패키지 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950000394A KR0144015B1 (ko) | 1995-01-11 | 1995-01-11 | 반도체 소자의 패키지 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960030382A true KR960030382A (ko) | 1996-08-17 |
| KR0144015B1 KR0144015B1 (ko) | 1998-07-01 |
Family
ID=66531471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950000394A KR0144015B1 (ko) | 1995-01-11 | 1995-01-11 | 반도체 소자의 패키지 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144015B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460063B1 (ko) * | 2002-05-03 | 2004-12-04 | 주식회사 하이닉스반도체 | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 |
-
1995
- 1995-01-11 KR KR1019950000394A patent/KR0144015B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0144015B1 (ko) | 1998-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5116440A (en) | Process for manufacturing multilayer printed wiring board | |
| JP2013153173A (ja) | 積層パッケージングの改良 | |
| KR100647090B1 (ko) | 다수의 반도체 칩을 포함하는 반도체 소자 | |
| US5973927A (en) | Mounting structure for an integrated circuit | |
| JPH05121644A (ja) | 電子回路デバイス | |
| JP3061059B2 (ja) | Ｉｃパッケージ | |
| KR960030382A (ko) | 반도체 소자의 패키지 장치 및 그 제조방법 | |
| KR950034706A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2007134618A5 (ko) | ||
| JP2001035994A5 (ko) | ||
| JPS63114152A (ja) | 混成集積回路 | |
| JPS61136249A (ja) | ハイブリツドｉｃ | |
| JPS62226636A (ja) | プラスチツクチツプキヤリア | |
| JP3610770B2 (ja) | 半導体装置の製造方法 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JP2595803B2 (ja) | 混成集積回路装置 | |
| JPH02114697A (ja) | 混成集積回路装置 | |
| KR920005952Y1 (ko) | 반도체장치 | |
| JPH0142344Y2 (ko) | ||
| TW457661B (en) | Structure of passive elements in integrated circuit package and an integrated process for material printing of the passive elements | |
| JP2542227B2 (ja) | 混成ｉｃ基板装置 | |
| JP3122434B1 (ja) | 大型のハーメチックでないマルチチップモジュールパッケージ | |
| JPH0358465A (ja) | 樹脂封止型半導体装置 | |
| JPH01173777A (ja) | 積層型集積回路モジュール | |
| JPH06181268A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090327 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |