KR0144015B1 - 반도체 소자의 패키지 장치 및 그 제조방법 - Google Patents
반도체 소자의 패키지 장치 및 그 제조방법Info
- Publication number
- KR0144015B1 KR0144015B1 KR1019950000394A KR19950000394A KR0144015B1 KR 0144015 B1 KR0144015 B1 KR 0144015B1 KR 1019950000394 A KR1019950000394 A KR 1019950000394A KR 19950000394 A KR19950000394 A KR 19950000394A KR 0144015 B1 KR0144015 B1 KR 0144015B1
- Authority
- KR
- South Korea
- Prior art keywords
- interface board
- wire bonding
- bonding pad
- substrate
- primary
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
본 발명 반도체 소자의 패키지 장치 및 그 제조 방법에 관한 것으로, 소자를 인터페이스보드의 상 하면에 부착시키는 단계와, 리드플레임과 인터페이스보드를 적층 결합시키는 단계와, 인터페이스보드의 1차 와이어본딩패드와 칩의 본딩패드를 와이어 본딩하고, 2차 와이어본딩패드와 인너리드를 와이어본딩한 후, 몰딩하는 공정을 포함하는 장치 제조방법을 통하여 인터페이스보드 기판과, 기판의 상하면에 형성된 다수의 1차 와이어본딩패드와, 기판의 상면에 형성된 1차 와이어본딩패드와 기판의 하면에 형성된 1차 와이어본딩패드를 전기적으로 연결시키는 전송선과, 1차 와이어본딩패드에 전기적으로 연결된 인터페이스보드의 2차 와이어본딩패드를 가지고 있는 인터페이스보드와, 인터페이스보드에 소자를 부착시키기 위하여 인터페이스보드기판의 상 하면에 형성시킨 상부 접착층 및 하부 접착층과, 인터페이스보드의 상부 및 하부에 상기 접착층과 하부 접착층을 이용하여 부착되고 소자의 본딩 패드와 인터페이스보드에 형성된 1차 와이어본딩패드를 연결하는 본딩 와이어를 통하여 전기적으로 연결된 상부소자 및 하부소자와, 인터페이스보드의 2차 와이어본딩패드와 도선으로 연결된 인너리드 및 아웃리드와, 인테페이스보드, 상부소자 및 하부소자, 그리고 인너리드를 커버하는 몰딩수지로 이루어져 인터페이스 보드와 반도체 칩, 인터페이스 보드와 디바이스 특성개선소자를 에폭시 접착제 혹은 양면접착제를 이용 접착하고, 전기적 결선은 기확보된 와이어본딩 공정으로 양산성확보가 매우 용이하며, 인터페이스보드내의 파워라인 및 접지라인에 커패시터, 저항, 전원 필터, 서말 버스를 부착하여 열방출특성이 매우 높은 것을 특징으로 한다.
Description
제1도 (a)-(c)는 종래의 스태커 패키지 구조를 설명하기 위하여 도시한 도면
제2도 (a)-(c)는 본 발명의 패키지 장치의 구조를 설명하기 위하여 도시한 도면
제3도 (a)-(b)는 본 발명의 패키지 장치의 또다른 실시예를 도시한 도면
제4도는 본 발명의 패키지 제조 방법의 단계를 설명하기 위한 블럭도
* 도면의 주요부분에 대한 부호의 설명
1, 20, 21, 40 : 칩2 : 솔더 범프
3, 29, 49 : 인너리드 4 : 아웃리드
5, 12 : 레이저 용접부 6.13.30.56 : 몰딩수지
7, 23, 43 : 칩 본딩패드
8, 24, 28, 44, 48 : 본딩 와이어 9 : 접착막
10 : 서브 리드 프레임 11 : 레인 리드 프레임
33, 41 : 상부 접착층 22, 42 : 인터페이스보드
25, 45 : 인터페이스 보드내의 1차 와이어본딩패드
26, 46 : 인터페이스 보드내의 전송선
27, 47 : 인터페이스 보드내의 2차 와이어본딩패드
31, 55 : 인터페이스 보드상의 타이바 접착부
32, 54 : 타이 바 50 : 커패시터
51 : 서말 버스 34, 52 : 하부 접착층
53 : 소자 특성 향상 소자
본 발명은 반도체 소자의 패키지 장치 및 제조 방법에 관한 것으로 특히, 두개 이상의 반도체 소자 혹은 1개의 반도체 소자에 커패시터, 전원필터를 하나의 패키지에 묶는 스태커칩 패키지(SCP : stacker chip package)시 고집적 및 초경량화, 디바이스 특성 개선이 가능한 반도체 소자의 패키지 장치 및 제조 방법에 관한 것이다.
통상 메모리칩의 경우에, 원하는 메모리량을 얻기위하여 하나의 칩을 수지로 몰딩하여 만든 다수개의 유니트칩 패키지를 인쇄회로기판(PCB : printed circuit board)상에 형성시킨 몰듈(module)로 구현하였다. 그러나, 이러한 방식은 인쇄회로기판상에서 칩들 사이를 연결시킬 때, 기생 저항 등이 발생하는 문제점이 있었다. 그래서, 제안된 기술이 다수의 칩을 하나의 패키지 내에 형성시키는 스테커칩 패키지 구조이다.
이러한 스테커칩 패키지를 제조하는 종래의 기술로는 솔더범핑(solder bumping)과 레이저 용접을 이용하는 기술과, 와이어 본딩(W/D : wire bondidng)과 레이저 용접을 이용하는 기술을 들 수 있다.
제1도는 종래의 두가지 기술로 제조한 패키지의 구조를 보여주는 도면이다. 제1도의 (가)는 두 개의 칩을 하나의 패키지에 형성시킨 구조이고, 제2도의 (나)는 4개의 칩을 하나의 패키지에 형성시킨 구조로 그 기본 구조는 같다.
먼저, 제1도의 (가)-(나)와 같이, 솔더범핑과 레이저 용접을 이용하는 기술을 이용하여 제조한 반도체 소자의 패키지 장치의 구성은 다수개의 솔더 범프(2)를 형성시킨 칩(1)과, 칩에 형성된 솔더 범프에 압착하여 결합시킨 다수개의 인너리드(3)와, 이와 같이 칩에 결합된 다수개의 인너리드와 아웃리드를 다층으로 레이저 용접한 레이저 용접부(5)와, 아웃리드(4)와, 칩과 인너리드를 커버하는 몰딩수지(6)로 이루어져 있다.
그 제조 방법은 패브리케이션이 완료된 웨이퍼를 소잉(sawing)한 후, 칩(1)을 본딩 패드에 솔드범프(2)를 형성시키고, 솔드범프를 이용하여 인너리드(3)를 본딩패드와 연결시킨 후, 이러한 칩 두개 또는 다수개를 상하에 대칭되게 위치시켜서 다수개의 인너리드와 아웃리드를 레이저 용접으로 접착시키고, 인너리드(3)부를 1차로 트림 및 포밍한 다음, 몰딩한 후, 다시 아웃 리드(4)부를 트림 및 포밍하고 수지 밖으로 드러나 아웃리드부를 플레이팅(plating)하여 패키지를 완성하는 단계를 거친다.
다음으로, 제1도의 (다)는 와이어 본딩과 레이저 용접을 이용하여 두개의 칩을 하나의 패키지에 형성시킨 구조를 도시한 것이다.
다른 종래 기술인 와이어 본딩과 레이저 용접을 이용하여 제조한 반도체 소자의 패키지 장치의 구성은 중앙부에 다수 개의 본딩 패드를 형성시킨 센터패드(center pad)(7)구조의 칩(1)과, LOC(lead on chip)기술을 이용하여 양면접착제(9)로 칩에 부착시킨 후 와이어(8) 본딩으로 칩과 전기적으로 결합시킨 서브 리드프레임(10)과, 같은 방법으로 칩과 결합시킨 메인 리드프레임(11)과, 레이저 용접으로 서브 리드프레임과 메인 리드프레임을 결합시킨 레이저 용접부(12)와, 몰딩수지(13)로 이루어져있다. 이 때, 서브 리드프레임(10)에는 인너 리드만이, 메인 리드프레임(11)에는 인너리드(11a)와 아웃리드(11b)가 같이 형성되어 있다.
그 제조 방법은 패브케이션이 완료된 웨이퍼를 소잉한 후, 칩(1)에 에폭시 수지나 양면 접착제 등의 접착성 수지(9)을 붙인 후, 이 위에 서브 리트프레임(10)을 고정시키는 LOC 다이본딩을 1차로 하고, 칩에 형성된 본딩 패드와 인너리드를 와이어(7)로 연결시키는 와이어 본딩을 1차 한후, 메인 리드프레임(11)에 2차 LOC 다이본딩을 하고, 2차 와이어 본딩 단계를 거친다. 이어서, 서브 리드프레임과 메인 리드프레임을 레이저용접으로 결합하고, 몰딩한 후, 트림 및 포밍하고 플레이팅하여 패키지를 완성하는 단계를 거친다.
이러한 종래 기술들은 두가지 기술 모두, 비용 문제와 레이저 용접 작업의 수행에 어려움이 따르는 문제점을 가지고 있다. 종래 제1도의 기술인 솔더 범핑을 이용한 스태커 칩구조는 상하 칩과 패키지 아웃 리드간의 전기적 연결을 위하여 동일 특성의 칩으로 대응되는 상하 칩의 패드레이아웃이 미러형태로 하는 2개의 칩 레이아웃이 필요하며, 칩과 인너리드의 연결을 솔더 범핑을 이용하여 결합하는데 따른 기술적 문제점과, 인너리드와 아웃리드의 결합을 레이저 용접을 이용하여 수행하는데 따른 기술적, 생산비 문제가 있다.
또한, 종래 제2도의 기술인 와이어 본딩과 레이저 용접을 이용한 센터패드구조의 스태커 칩 구조는 동일특성의 1개의 칩으로 상하 칩을 본딩연결하는 것은 가능하며, 칩과 인너리드간을 와이어 본딩으로 결합시키므로 기술적 문제를 해결하였지만, 제1도의 솔더범핑을 이용한 스태커 칩구조를 제조하는 방법과 같이, 인너리드와 아웃리드, 즉 서브 리드프레임과 메인 리드프레임을 레이저 용접으로 결합시키므로 인한 기술의 난이도가 높고, 생산성저하 및 신규장비가 필요한 문제점을 가지고 있다. 특히, 인너리드의 1차 트림과 포밍 및 2차 아웃리드의 트림과 포밍에 있어서, 칩과의 거리상 근접에 따른 칩에 영향을 고려한 공정의 복잡화와, 수율저하 및 기본 구조상 자동화에 의해 생산성 확보가 곤란한 문제점을 가지고 있다.
본 발명의 반도체 소자의 패키지 소자는 솔더 범핑이나, 레이저 용접 기술을 배제하고, 종래의 유니트 칩 패키지 제조시와 같이 기존에 기술이 축적된 와이어 본딩 기술을 이용하면서 다층의 칩을 적제한 스태커 칩을 구현할 수 있도록 하였다.
본 발명의 반도체 소자의 패키지 소자는 인터페이스보드와, 인터페이스보드의 상 하면에 칩을 부착시키기 위하여 형성시킨 상 하부 접착층과, 인터페이스보드에 접착층을 이용하여 부착시킨 상 하부 칩과, 인너리드와, 아웃리도와, 몰딩수지로 이루어진다.
이와 같은 본 발명의 구조를 도면을 통하여 살펴보면 제2도와 같다.
제2도의 (가)는 본 발명의 반도체 소자의 패키지 장치의 정단면도이다.
제2도의 (가)와 같이, 인터페이스보드 기판과, 칩과 인터페이스보드를 전기적으로 결합시키도록 형성시킨 1차 와이어본드 패드(25)와, 인너리드와 인터페이스보드를 전기적으로 결합시키도록 형성시킨 2차 와이어본드 패드(27)와, 기판 상면에 형성시킨 1차, 2차 와이어 본드 패드와 기판의 하면에 형성시킨 1차, 2차 와이어 본드 패드를 전기적으로 연결시키는 전송선(26)을 가지는 인터페이스보도(22)와,
인터페이스보드의 상부 및 하부에 부착되고 와이어 본드를 통하여 칩의 본딩패드와 전기적으로 서로 연결된 상부칩(20) 및 하부칩(21)과,
인터페이스보드의 상부 및 하부에 상부칩 및 하부칩을 부착시키는 상부 접착층(33) 및 하부 접착층(34)과,
인터페이스보드의 와이어본드패드와 도선으로 연결된 인너리드(28) 및 아웃리드와,
인터페이스보도와 상부 칩 및 하부 칩과 인너리드를 커버하는 몰딩수지(30)로 이루어진다.
인터페이스보드는 2층이상의 다층구조로서 반도체칩간의 전기적 결선관계를 고려한 PCB 또는 세라믹으로 형성시켰다. 이러한 인터페이스보드 기판의 두께는 4mm이하이고, 패키지내 집적도는 90%이하이다.
또한, 상부접착층 및 하부접착층은 에폭시 접착제 또는 열경화성, 열가소성 양면 접착페이프 또는 양면접착구조의 폴리이미드 필름 중 하나로 형성시킬 수 있다.
제2도의 (나)는 본 발명의 반도체 소자의 패키지 장치의 평단면도이다.
제2도의 (나)와 같이, 본 발명의 리드 프레임에는 패키징시 인터페이스보드를 지지할 수 있는 타이바(32)가 형성되어 있으며, 이는 인터페이스보드와 타이바에 부착시킨 양면접착제(31)등에 의하여 고정된다.
제2도의 (다)는 본 발명의 반도체 소자의 패키지 장치 인터페이스보드의 단면도이다.
본 발명의 인터페이스보드(22)는 그 내부에 상 하부의 와이이어본딩패드(25, 27)를 전기적으로 연결시키는 전송선(26)이 내설되어있다.
본 발명의 또다른 실시에는, 인터페이스보드를 기준으로 형성시킨 상부소자 및 하부소자를 모두 반도체 칩으로 형성시키는 방법외에, 일면의 소자는 반도체 소자의 칩으로, 그 반대쪽면의 소자는 원하는 용도에 따라 커패시터, 전원필터, 로드저항, 서말버스 등의 소자특성 향상 소자로 형성시킨 구조이다.
제3도는 이와 같은 본 발명의 다른 실시예의 구조를 설명하기 위한 도면으로, 제3도의 (가)는 하부칩 대신 커패시터를 형성시킨 구조이고, 제3도의 (나)는 상부칩 대신 서말 버스를 형성시킨 구조이다. 제3도의 (다)는 칩대신 다른 소자특성향상소자를 형성시킨 면에서 본 단면도이다.
이와 같은 구조의 본 발명의 반도체 소자의 패키지 장치를 제조하는 방법을 도면을 도시하여 설명하면 다음과 같다.
제4도는 본 발명의 반도체 소자의 패키지 장치 제도 방법의 각 단계를 설명한 블럭도이다.
제4도와 같이, 패브리케이션이 끝난(100) 웨이퍼를 개개의 칩으로 절단하고 (sawing)(110), 인터페이스보드와 칩을 부착시키는 단계(140)와,
리드프레임의 타이바에 양면접착제를 부착시킨후, 리드 프레임의 타이바와 인터페이스보드를 적층시키는 단계(150,160,170)와,
인터페이스보드의 1차 와이어본딩패드와 칩의 본딩패드를, 이어서 인터페이스보드의 2차 와이어본딩패드와 인너리드를 와이어본딩(180)하고, 몰딩하고(190), 트리밍 및 포밍(200)한 후, 아웃리드를 플레이팅(210)하는 단계를 포함한다.
앞에서 보았던 본 발명의 다른 실시예의 구조의 제조방법은 패브리케이션이 끝난(100) 웨이퍼를 개개의 칩으로 절단하고(sawing)(110), 인터페이스보드의 일면에 소자특성향상소자를 부착시킨후(130), 인터페이스보드와 칩을 부착시키는 단계(140)와, 리드프레임의 타이바에 양면접착제를 부착시킨후, 리드 프레임의 타이바와 인터페이스보드를 적층시키는 단계(150,160,170)와, 인터페이스보드의 1차 와이어본딩패드와 칩의 본딩패드를, 이어서 인터패이스보드의 2차 와이어본딩패드와 인너리드를 와이어본딩(180)하고, 몰딩하고(190), 트리밍 및 포밍(200)한 후, 아웃리드를 플레이팅(210)하는 단계를 포함한다.
본 고안의 효과는 종래와 같이, 스태커 칩 구조의 패키지를 제조하는데 레이저 용접이나, 솔더범핑을 이용하지 않고 인터페이스 보드와 반도체 칩, 인터페이스 보드와 디바이스 특성개선소자를 에폭시 접착제 혹은 양면접착제를 이용 접착하고, 전기적 결선은 기확보된 와이어본딩 공정으로 양산성확보가 매우 용이하다.
또한, 단일 리드프레임을 이용하여 리드플레임의 트림 및 포밍 시, 칩과의 거리상 근접에 따른 칩에의 영향을 고려한 공정의 복잡화와, 수율저하 및 기본 구조상 자동화에 의해 생산성 확보가 곤란한 문제점을 해결하였다.
인터페이스보드내의 파워라인 및 접지라인에 커패시터, 저항, 전원 필터등을 반도체 칩실장면 혹은 그 배면에 실장이 가능하므로, Vcc 라인의 노이즈 감소등 반도체 디바이스의 전기적 특성개선이 가능하며, 인터페이스보드가 2층이상의 다층구조로 회로결선의 자유도가 매우높다.
또한, 인터페이스 보드내에 반도체칩이 실장되는 반대면에 열전도가 높은 히트-싱크를 부착하여 열방출특성이 매우높다.
Claims (9)
- 인터페이스보드 기판과, 상기 기판의 상하면에 형성된 다수의 1차 와이어본딩패드와, 기판의 상면에 형성된 1차 와이어본딩패드와 기판의 하면에 형성된 1차 와이어본딩패드를 전기적으로 연결시키는 전송선과, 1차 와이어본딩패드에 전기적으로 연결된 인터페이스보드의 2차 와이어본딩패드를 가지고 있는 인터페이스보드와, 상기 인터페이스보드에 소자를 부착시키기 위하여 인터페이스보드기판의 상 하면에 형성시킨 상부 접착층 및 하부 접착층과, 상기 인터페이스보드의 상부 및 하부에 상기 상부 접착층과 하부 접착층을 이용하여 부착되고 소자의 본딩 패드와 인터페이스보도에 형성된 1차 와이어본딩패드를 연결하는 본딩와이어를 통하여 전기적으로 연결된 상부소자 및 하부소자와, 상기 인터페이스보드의 2차 와이어본딩패드와 도선으로 연결된 인너리드를 가진 리드와, 상기 인터페이스보드, 상부소자 및 하부소자, 그리고 인너리드를 커버하는 몰딩수지로 이루어지는 반도체 소자의 패키지 장치.
- 제1항에 있어서, 상기 인터페이스보드는 2층이상의 다층구조로 이루어진 것을 특징으로 하는 반도체 소자의 패키지 장치.
- 제1항에 있어서, 상기 인터페이스보드의 기판은 반도체칩간의 전기적 결선관계를 고려한 PCB 또는 세라믹인 것이 특징인 반도체 소자의 패키지 장치.
- 제1항에 있어서, 상기 인터페이스보드 기판의 두께는 4mm이하이고, 패키지내 집적도는 90%이하인 구조를 갖는 것이 특징인 반도체 소자의 패키지 장치.
- 제1항에 있어서, 상기 상부접착층 및 하부접착층은 에폭시 접착제 또는 열경화성, 열가소성 양면 접착테이프, 양면접착구조의 폴리이미드필림으로 형성시킨 것을 특징으로 하는 반도체 소자의 패키지 장치.
- 제1항에 있어서, 상기 상부조자 및 하부소자는 모두 반도체 칩인 것을 특징으로 하는 반도체 소자의 패키지 장치.
- 제1항에 있어서, 상기 상부소자 및 하부소자는 인터페이스보드를 기준으로 일면의 소자는 반도체 칩이고, 그 반대쪽면의 소자는 커패시터, 전원필터, 로드저항, 서말버스 등의 소자 특성 향상 소자인 것을 특징으로 하는 반도체 소자의 패키지 장치.
- 반도체 소자의 패키지 장치 제조방법에 있어서, 패브리케이션을 마친 소자에 본딩 패드를 형성시키고, 다수개의 1차, 2차 와이어본딩패드를 형성시키고, 상하부의 1차, 2차 와이어본딩패드를 전기적으로 연결시키는 전송선이 내설된 인터페이스보드를 준비하는 단계와, 상기 소자를 상기 인터페이스보드의 상 하면에 부착시키는 단계와, 리드프레임ㅂ과 인터페이스보드를 적층 결합시키는 단계와, 인터페이스보드의 1차 와이어본딩패드와 칩의 본딩패드를 와이어 본딩하고, 2차 와이어 본딩패드와 인너리드를 와이어본딩한 후, 몰딩하는 공정을 포함하는 반도체 소자의 패키지장치 제조방법.
- 제8항에 있어서, 상기 리드프레임과 인터페이스보드를 타이바에 양면접착제등을 부착하여 결층결합시키는 것을 특징으로 하는 반도체 소자의 패키지 장치 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950000394A KR0144015B1 (ko) | 1995-01-11 | 1995-01-11 | 반도체 소자의 패키지 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950000394A KR0144015B1 (ko) | 1995-01-11 | 1995-01-11 | 반도체 소자의 패키지 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960030382A KR960030382A (ko) | 1996-08-17 |
| KR0144015B1 true KR0144015B1 (ko) | 1998-07-01 |
Family
ID=66531471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950000394A KR0144015B1 (ko) | 1995-01-11 | 1995-01-11 | 반도체 소자의 패키지 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144015B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460063B1 (ko) * | 2002-05-03 | 2004-12-04 | 주식회사 하이닉스반도체 | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 |
-
1995
- 1995-01-11 KR KR1019950000394A patent/KR0144015B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460063B1 (ko) * | 2002-05-03 | 2004-12-04 | 주식회사 하이닉스반도체 | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960030382A (ko) | 1996-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6069025A (en) | Method for packaging a semiconductor device | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US4680613A (en) | Low impedance package for integrated circuit die | |
| KR100186309B1 (ko) | 적층형 버텀 리드 패키지 | |
| KR100204753B1 (ko) | 엘오씨 유형의 적층 칩 패키지 | |
| US5808359A (en) | Semiconductor device having a heat sink with bumpers for protecting outer leads | |
| US5198964A (en) | Packaged semiconductor device and electronic device module including same | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| KR100454376B1 (ko) | 파워 반도체 모듈 및 그를 이용한 전동기 구동 시스템 | |
| KR19990029932A (ko) | 집적 회로용 와이어 본드 패키지를 위한 방법 및 장치 | |
| JPH07283360A (ja) | 半導体リードフレームおよびこれを用いた半導体パッケージ | |
| US5559316A (en) | Plastic-molded semiconductor device containing a semiconductor pellet mounted on a lead frame | |
| US6534344B2 (en) | Integrated circuit chip and method for fabricating the same | |
| JPH02184054A (ja) | ハイブリッド型樹脂封止半導体装置 | |
| JP3602888B2 (ja) | 半導体装置 | |
| KR19990069447A (ko) | 반도체 패키지와 그 제조방법 | |
| US5393705A (en) | Molded semiconductor device using intermediate lead pattern on film carrier formed from lattice pattern commonly available for devices and process of fabrication thereof | |
| US20230207509A1 (en) | Multi-layer semiconductor package with stacked passive components | |
| KR0144015B1 (ko) | 반도체 소자의 패키지 장치 및 그 제조방법 | |
| US5701028A (en) | Semiconductor device having tab leads | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JPH0241866Y2 (ko) | ||
| JPS63175454A (ja) | 半導体モジュール | |
| US20020145190A1 (en) | Arrangement and method of arrangement of stacked dice in an integrated electronic device | |
| KR0131753Y1 (ko) | 반도체 디바이스 패키지 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090327 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |